

UNIVERSIDAD CATÓLICA DE LA SANTÍSIMA CONCEPCIÓN

FACULTAD DE INGENIERÍA
DEPARTAMENTO DE INGENIERÍA ELÉCTRICA



UCSC

Análisis comparativo de MSI con MMSI Sebastian Elías Neuman Sandoval

Informe de Habilitación Profesional para optar al título de:
Ingeniero Civil Eléctrico

Profesor Patrocinante:
Dr. Eduardo E. Espinosa N.

Profesores Guía:
Dr. Ricardo A. Lizana F.
Dr. Guillermo E. Ramirez A.

Concepción, Septiembre de año 2025

UNIVERSIDAD CATÓLICA DE LA SANTISIMA CONCEPCION
Facultad de Ingeniería
Departamento de Ingeniería Eléctrica

Profesor Patrocinante:
Dr. Eduardo E. Espinosa N.

Análisis comparativo de MSI con MMSI

Sebastian Elías Neuman Sandoval

Informe de Habilitación Profesional
para optar al Título de

Ingeniero Civil Eléctrico

Septiembre 2025

Resumen

La presente investigación desarrolla un análisis comparativo entre el inversor multifuente y el inversor multinivel multifuente, con el fin de evaluar su desempeño en aplicaciones de electromovilidad. El MSI, al permitir la conexión de múltiples fuentes de corriente continua a una única salida de corriente alterna mediante una sola etapa de conversión, ha mostrado ventajas en flexibilidad y eficiencia; sin embargo, sus configuraciones tradicionales suelen limitarse a dos o tres niveles de tensión de salida. En contraste, el MMSI se presenta como una alternativa capaz de generar múltiples niveles de tensión, mejorando la calidad de onda y reduciendo la distorsión armónica total.

El trabajo incluye una revisión del estado del arte sobre inversores multifuente y multinivel, junto con sus principales estrategias de modulación y control. Posteriormente, se desarrolla la caracterización matemática de las señales de salida, considerando formas de onda cuadradas modificadas y escalonadas de siete niveles. Asimismo, se analizan las pérdidas por conducción y conmutación en dispositivos de potencia de silicio (IGBT) y de carburo de silicio (SiC-MOSFET), con el fin de determinar la eficiencia bajo condiciones equivalentes de operación.

Los resultados obtenidos mediante simulaciones en PSIM® y cálculos en MATLAB® muestran que el inversor MMSI logra un THD en el voltaje de salida cercano al 9.5-11 %, frente a valores superiores al 50 % en el MSI tradicional, confirmando una mejora significativa en la calidad de la forma de onda. En términos de eficiencia, el MMSI presenta valores ligeramente menores que el MSI: 98.94% con IGBT y 99.16% con SiC-MOSFET, frente a 99.21% y 99.23% del MSI, respectivamente. Esto evidencia un compromiso entre calidad de onda y pérdidas de conducción.

En conclusión, los resultados permiten establecer que la elección entre MSI y MMSI depende directamente de las prioridades de la aplicación. El MSI resulta más adecuado en escenarios donde la simplicidad, la eficiencia y el balance de potencia son determinantes, mientras que el MMSI constituye una alternativa atractiva en aplicaciones que priorizan la reducción del THD y una mejor calidad de onda, aun a costa de una mayor complejidad y dependencia de la fuente primaria.

A los alumnos del pasado, presente y futuro de la carrera de Ingeniería Civil Eléctrica de la U.C.S.C.

Agradecimientos

Primero que todo, agradezco a Dios por darme la oportunidad de cumplir mis objetivos a lo largo de mi vida.

De manera muy especial, agradezco a mi esposa por su amor, paciencia y comprensión durante todo este proceso. Su apoyo constante, sus palabras de ánimo y la confianza que depositó en mí fueron fundamentales para seguir avanzando con firmeza hacia mis metas.

Agradezco profundamente a mi madre y padre, quienes han sido un pilar esencial en mi formación tanto personal como académica. Su apoyo incondicional, sus consejos y su aliento constante en los momentos difíciles me han permitido seguir adelante con determinación y confianza.

Del mismo modo, agradezco a mis hermanas, a mi tío y a mis familiares cercanos, quienes con sus palabras de aliento y compañía han sido un soporte invaluable durante mi proceso académico. Y quiero expresarles que, si bien alcanzar un logro universitario puede parecer difícil, con esfuerzo, perseverancia y confianza en uno mismo, también es posible para ellos y estoy convencido de que podrán cumplir sus propios sueños, tal como hoy yo estoy cumpliendo el mío.

A mis amigos, gracias por su apoyo, comprensión y ánimo constante, que hicieron más llevadero este camino, regalándome momentos de alegría en medio de las dificultades.

Extiendo mi gratitud a mis profesores y guías académicos por sus valiosas enseñanzas y dedicación, que contribuyeron significativamente a mi formación profesional y personal.

Finalmente, agradezco a mis compañeros de carrera, con quienes compartí aprendizajes, desafíos y logros que enriquecieron mi experiencia universitaria y me motivaron a seguir adelante con esfuerzo y perseverancia.

Tabla de Contenidos

LISTA DE TABLAS	IX
LISTA DE FIGURAS	XI
NOMENCLATURA.....	XII
ABREVIACIONES	XIV
CAPÍTULO 1. INTRODUCCIÓN	15
1.1. INTRODUCCIÓN GENERAL	15
1.2. TRABAJOS PREVIOS	17
1.2.1 Estrategias de control/ Nuevas topologías MSI.....	17
1.2.2 Inversores multinivel	23
1.2.3 Estrategias de modulación	26
1.2.4 Control predictivo en MLI	28
1.2.5 Sistemas de almacenamiento en MLI.....	29
1.2.6 Discusión	31
1.3. HIPÓTESIS DE TRABAJO	33
1.3.1 Objetivo General	33
1.3.2 Objetivos Específicos.....	33
1.4. ALCANCES Y LIMITACIONES	33
1.5. TEMARIO Y METODOLOGÍA	33
CAPÍTULO 2. INVERSOR MULTIFUENTE.....	35
2.1. INTRODUCCIÓN	35
2.2. MSI BASADO EN TOPOLOGÍAS NPC Y T-NPC	35
2.3. MODOS DE OPERACIÓN MSI	37
2.4. MODULACIÓN SV-PWM IMPLEMENTADA EN MSI TRADICIONAL	43
2.5. DISCUSIÓN	46
CAPÍTULO 3. INVERSOR MULTINIVEL MULTIFUENTE.....	48
3.1. INTRODUCCIÓN	48
3.2. CONVERTIDOR PUENTE H COMPLETO.....	48
3.4. TOPOLOGÍA DEL INVERSOR MULTINIVEL MULTIFUENTE	50
3.4.1 Estados de conducción del inversor MMSI	50
3.6. DISCUSIÓN	54
CAPÍTULO 4. CARACTERIZACIÓN MATEMÁTICA VOLTAJE DE SALIDA.....	56
4.1. INTRODUCCIÓN	56
4.2. CARACTERIZACIÓN MATEMÁTICA: FORMA DE ONDA CUADRADA MODIFICADA	56
4.2.1 Forma de onda cuadrada modificada.....	56
4.3. CARACTERIZACIÓN MATEMÁTICA: “FORMA DE ONDA ESCALONADA”	59
4.3.1 THD_v de una forma de onda de 7 niveles obtenida por la suma de dos señales cuadradas modificadas	60
4.4. CARACTERIZACIÓN MATEMÁTICA: INVERSOR MMSI DE FORMA DE ONDA DE 7 NIVELES.....	65
4.4.1 THD_{vo} inversor MMSI de forma de onda de 7 niveles	65
4.4.2 Minimización de THD.....	66
4.4.3 Caracterización matemática: Potencias activas por fase y trifásica.....	72
4.4.4 Caracterización matemática: Potencias y corrientes de entrada DC	74
4.5. DISCUSIÓN	79
CAPÍTULO 5. PÉRDIDAS POR CONDUCCIÓN Y CONMUTACIÓN EN EL INVERSOR MMSI.....	81
5.1. INTRODUCCIÓN	81
5.3. PÉRDIDAS POR CONDUCCIÓN Y CONMUTACIÓN EN EL INVERSOR MMSI	82
5.3.1 Determinación de los tiempos de conducción.....	83

5.3.3	<i>Pérdidas por conducción en el Si-IGBT RGS80TSX2DHR</i>	87
5.3.4	<i>Pérdidas por conducción en el SiC-MOSFET C3M0040120K</i>	93
5.3.5	<i>Pérdidas por conmutación en el Si-IGBT RGS80TSX2DHR</i>	99
5.3.6	<i>Pérdidas por conmutación en el SiC-MOSFET C3M0040120K</i>	104
5.3.7	<i>Eficiencia considerando Si-IGBT RGS80TSX2DHR</i>	108
5.3.8	<i>Eficiencia considerando SiC-MOSFET C3M0040120K</i>	109
5.4.	DISCUSIÓN	110
CAPÍTULO 6. PÉRDIDAS POR CONDUCCIÓN Y CONMUTACIÓN EN EL INVERSOR MSI TRADICIONAL		111
6.1.	INTRODUCCIÓN	111
6.2.	PÉRDIDAS POR CONDUCCIÓN Y CONMUTACIÓN EN EL INVERSOR MSI TRADICIONAL	111
6.2.1	<i>Pérdidas por Conducción en el Si-IGBT RGS80TSX2DHR</i>	114
6.2.3	<i>Pérdidas por Conducción en el SiC-MOSFET C3M0040120K</i>	121
6.2.4	<i>Pérdidas por Conmutación en el Si-IGBT RGS80TSX2DHR</i>	126
6.2.6	<i>Pérdidas por Conmutación en el SiC MOSFET C3M0040120K</i>	130
6.2.8	<i>Eficiencia considerando el Si-IGBT RGS80TSX2DHR</i>	133
6.2.9	<i>Eficiencia considerando el SiC-MOSFET C3M0040120K</i>	135
6.3.	DISCUSIÓN	137
CAPÍTULO 7. COMPARACIÓN TOPOLOGÍAS MULTIFUENTE		139
7.1.	INTRODUCCIÓN	139
7.2.	RESUMEN PARÁMETROS Y CONDICIONES DE SIMULACIÓN	140
7.3.	COMPARACIÓN DE EFICIENCIA ENERGÉTICA	141
7.3.1	<i>Resultados del inversor MSI tradicional</i>	142
7.3.2	<i>Resultados del inversor MMSI</i>	143
7.3.3	<i>Análisis comparativo eficiencia energética de las topologías</i>	144
7.4.	COMPARACIÓN DE CALIDAD DE ONDA	145
7.4.1	<i>Comparación de calidad de onda para $m = 1.0$</i>	146
7.4.2	<i>Comparación de calidad de onda vs índice de modulación</i>	149
7.4.3	<i>Comparación de potencia activa vs índice de modulación</i>	153
7.5.	SÍNTESIS COMPARATIVA GLOBAL	156
7.6.	DISCUSIÓN	158
CAPÍTULO 8. CONCLUSIONES		160
8.1.	SUMARIO	160
8.2.	CONCLUSIONES	161
8.3.	TRABAJO FUTURO	163
BIBLIOGRAFÍA		164
ANEXO A.	EXPLICACIÓN COMANDO FMINCON	168
ANEXO B.	THD PARA LA SUMA DE N FORMAS DE ONDA CUADRADA MODIFICADA	170
ANEXO C.	ANÁLISIS DE PERDIDAS EN SEMICONDUCTOR	172
ANEXO D.	CÓDIGO MINIMIZACIÓN THD, PARA INVERSOR MMSI Y GRAFICAS NECESARIAS	175
ANEXO D.	CÓDIGO THD INVERSOR MSI TRADICIONAL	178

Lista de Tablas

Tabla 2.1 Estados de conmutación Modo 1. [9].....	41
Tabla 2.2 Estados de conmutación Modo 2. [9].....	42
Tabla 2.3 Estados de conmutación Modo 3. [9].....	42
Tabla 2.4 Estados de conmutación inversor MSI. [10].....	43
Tabla 3.1 Estados de conmutación del inversor MMSI. [25].....	52
Tabla 4.1 Restricciones sujetas para obtener <i>THD_{min}</i> , señal de 7 niveles. [25].....	64
Tabla 4.2 Valores óptimos obtenidos para convertidor de 7 niveles, para $m = 1.0$	69
Tabla 5.1 Parámetros de simulación	82
Tabla 5.2 Ángulos definidos a lo largo de un ciclo.....	84
Tabla 5.3 Tiempos de conducción interruptores	85
Tabla 5.4 Tiempos de conducción de interruptor y diodo.....	85
Tabla 5.5 Corrientes RMS y DC de los interruptores.	88
Tabla 5.6 Voltaje umbral <i>VT</i> de los IGBT de Si.....	89
Tabla 5.7 Resistencias <i>RT</i> por interruptor IGBT Si.....	89
Tabla 5.8 Energía disipada por los IGBTs de Si.....	90
Tabla 5.9 Voltaje <i>VD</i> del diodo	91
Tabla 5.10 Resistencias <i>RD</i> por interruptor.....	92
Tabla 5.11 Energía disipada en conducción por los diodos de cada interruptor	92
Tabla 5.12 Voltaje umbral <i>VT</i> del SiC MOSFET	94
Tabla 5.13 Resistencias <i>RT</i>	95
Tabla 5.14 Energía disipada por los SiC MOSFET	95
Tabla 5.15 Voltajes umbral <i>VD</i> diodo del SiC-MOSFET	97
Tabla 5.16 Resistencias <i>RT</i> del diodo del SiC MOSFET	98
Tabla 5.17 Energía disipada por conducción en el diodo de los SiC-MOSFET	98
Tabla 5.18 Valores de voltajes directos <i>VD</i> posibles aplicados en el IGBT.....	99
Tabla 5.19 Corrientes AC y RMS conducidas en el IGBT y en el diodo antiparalelo respectivamente	100
Tabla 5.20 Conmutaciones ON/OFF del IGBT (<i>U1 y U2</i>)	101
Tabla 5.21 Conmutaciones ON/OFF del diodo antiparalelo (<i>U1 y U2</i>).....	101
Tabla 5.22 Conmutaciones ON/OFF del IGBT (<i>V1 y V2</i>).....	102
Tabla 5.23 Conmutaciones ON/OFF del diodo antiparalelo (<i>V1 y V2</i>)	102
Tabla 5.24 Conmutaciones ON/OFF del IGBT (<i>W1 y W2</i>)	103
Tabla 5.25 Conmutaciones ON/OFF del diodo antiparalelo (<i>W1 y W2</i>).....	103
Tabla 5.26 Corrientes AC y RMS conducidas en el IGBT y en el diodo antiparalelo respectivamente	104
Tabla 5.27 Conmutaciones ON/OFF del MOSFET (<i>U1 y U2</i>).....	105
Tabla 5.28 Conmutaciones ON/OFF del diodo antiparalelo (<i>U1 y U2</i>)	105
Tabla 5.29 Conmutaciones ON/OFF del MOSFET (<i>V1 y V2</i>).....	105
Tabla 5.30 Conmutaciones ON/OFF del diodo antiparalelo <i>V1 y V2</i>	106
Tabla 5.31 Conmutaciones ON/OFF del MOSFET (<i>W1 y W2</i>).....	106
Tabla 5.32 Conmutaciones ON/OFF del diodo antiparalelo (<i>W1 y W2</i>).....	106
Tabla 5.33 Valores de carga en simulación IGBT de Si.	108
Tabla 6.1 Parámetros de simulación	112
Tabla 6.2 Corrientes en RMS y DC modo 1	116
Tabla 6.3 Corrientes en RMS y DC modo 2	116

Tabla 6.4 Corrientes en RMS y DC modo 3	116
Tabla 6.5 Voltaje VT IGBT modos de operación	117
Tabla 6.6 Resistencias RT por modo de operación.....	117
Tabla 6.7 Energía disipada por los IGBTs de Si	118
Tabla 6.8 Voltaje VD diodo modos de operación	119
Tabla 6.9 Resistencias RT por modo de operación.....	120
Tabla 6.10 Energía disipada diodos	120
Tabla 6.11 Voltaje VT SiC MOSFET modos de operación.....	122
Tabla 6.12 Resistencias RT por modo de operación.....	122
Tabla 6.13 Energía disipada por los SiC MOSFET	123
Tabla 6.14 Voltaje VD diodo modos de operación	125
Tabla 6.15 Resistencias RT por modo de operación.....	125
Tabla 6.16 Energía disipada por diodos	125
Tabla 6.17 Voltaje aplicado	126
Tabla 6.18 Corrientes en el IGBT de Si y su diodo para cada modo de operación	126
Tabla 6.19 Energía disipada en la conmutación de los IGBT de Si.....	129
Tabla 6.20 Energía disipada por el apagado del diodo de los IGBT de Si.....	129
Tabla 6.21 Voltaje aplicado	130
Tabla 6.22 Corrientes en el SiC MOSFET y su diodo	131
Tabla 6.23 Energía disipada en la conmutación de los SiC MOSFET	132
Tabla 6.24 Energía disipada en el apagado del diodo de los SiC MOSFET.....	132
Tabla 6.25 Energía disipada total en el Modo de operación 1	133
Tabla 6.26 Energía disipada total en el Modo de operación 2	133
Tabla 6.27 Energía disipada total en el Modo de operación 3	133
Tabla 6.28 Energía disipada total por modo de operación.....	134
Tabla 6.29 Valores de carga en la simulación con el IGBT de Si.....	134
Tabla 6.30 Energía total en la carga según el modo de operación	134
Tabla 6.31 Energía total entregada por las fuentes según el modo de operación	135
Tabla 6.32 Eficiencia del inversor con IGBT de Si para cada modo de operación	135
Tabla 6.33 Energía disipada total en el Modo de operación 1 (SiC MOSFET).....	136
Tabla 6.34 Energía disipada total en el Modo de operación 2 (SiC MOSFET).....	136
Tabla 6.35 Energía disipada total en el Modo de operación 3 (SiC MOSFET).....	136
Tabla 6.36 Energía disipada total por Modo de operación	136
Tabla 6.37 Energía total entregada por fuentes por Modo de operación	137
Tabla 6.38 Eficiencia del inversor con SiC MOSFET para cada modo de operación	137
Tabla 7.1 Parámetros y condiciones de prueba	140
Tabla 7.2 Pérdidas totales y eficiencia inversor MSI modo de operación 1	142
Tabla 7.3 Pérdidas totales y eficiencia inversor MSI modo de operación 2	142
Tabla 7.4 Pérdidas totales y eficiencia inversor MSI modo de operación 3	142
Tabla 7.5 Pérdidas totales y eficiencia inversor MMSI	143
Tabla 7.6 Síntesis comparativa de resultados entre topologías MSI y MMSI	156

Lista de Figuras

Fig. 2.1 Topología NPC. [35].....	35
Fig. 2.2 Topología MSI tradicional. [10]	36
Fig. 2.3 Topología MSI (a) Interruptores ideales, (b) Circuito basado en NPC y (c) Circuito basado T-NPC. [10].....	37
Fig. 2.4 MSI basado (a) NPC monofásico y (b) T-NPC monofásico. [9].....	37
Fig. 2.5 MSI trifásico basado en T-NPC. [10]	38
Fig. 2.6 Modo de operación 1.	38
Fig. 2.7 Modo de operación 2.	39
Fig. 2.8 Modo de operación 3.	39
Fig. 2.9 Estados de conmutación (a) en un inversor de 3-L y (b) en el inversor de multifuente. [10]	43
Fig. 2.10 Diagrama representación espacial Alpha-beta SVPWM modificada. [10]	44
Fig. 3.1 Voltaje de salida del inversor puente H monofásico de tres niveles	49
Fig. 3.2 Topología monofásica inversor MMSI.	50
Fig. 3.3 Voltajes a la salida de topología inversor MMS. [25].....	52
Fig. 4.1 Forma de onda cuadrada modificada. [25]	57
Fig. 4.2 Suma de dos ondas cuadradas modificadas. [25].....	60
Fig. 4.3 Multiplicación de dos formas de ondas. [25].....	61
Fig. 4.4 Topología inversor MMSI.	65
Fig. 4.5 Modulación y señal resultante de 7 niveles. [25]	67
Fig. 4.6 Formas de onda de salida MMSI, respectivos espectros armónicos normalizados $m = 1.0$. 68	
Fig. 4.7 Índice de modulación en función	70
Fig. 4.8 Inversor multinivel multifuente trifásico	72
Fig. 4.9 Potencia Activa por fase y trifásica en $p.u$ vs m	73
Fig. 4.10 Distribución de potencia activa vs m	76
Fig. 4.11 Distribución corrientes vs m	78
Fig. 5.1 Topología del inversor MMSI	82
Fig. 5.2 Señales de corriente y voltaje de salida en $p.u$	84
Fig. 5.3 Corriente conducida por los semiconductores	87
Fig. 5.4 Comparación de Corriente conducida vs el voltaje entre colector emisor del IGBT de Si. . 88	
Fig. 5.5 Comparación de Corriente conducida vs el voltaje el diodo del IGBT de Si.	91
Fig. 5.6 Comparación de Voltaje DS vs corriente ID del SiC-MOSFET	94
Fig. 5.7 Comparación de Corriente conducida vs el voltaje el diodo del SiC-MOSFET	97
Fig. 5.8 Voltajes de bloque y Corrientes conducidas por el IGBTs de Si.....	101
Fig. 6.1 Topología MSI tradicional	111
Fig. 6.2 Corriente conducida por interruptores KA, 2 y 3 y K4A modo 1	114
Fig. 6.3 Corriente conducida por interruptores K1A y KA, 2 y 3 modo 2.....	115
Fig. 6.4 Corriente conducida por interruptores K1A y KA4 modo 3	115
Fig. 6.5 Comparación de Corriente conducida vs el voltaje entre colector emisor del IGBT de Si. 117	
Fig. 6.6 Comparación de Corriente conducida vs el voltaje el diodo del IGBT de Si.	119
Fig. 6.7 Comparación de Voltaje DS vs corriente ID del SiC- MOSFET	122
Fig. 6.8 Comparación de Corriente conducida vs el voltaje el diodo del SiC-MOSFET	124
Fig. 6.9 Voltaje de bloqueo interruptores KA, 2 y KA, 4 modo 1	127
Fig. 6.10 Voltaje de bloqueo interruptores KA, 1 y KA, 3 modo 2	127
Fig. 6.11 Voltaje de bloqueo interruptores KA, 1 y KA, 4 modo 3	128
Fig. 7.1 Formas de onda de salida y respectiva FFT MSI.....	147

Fig. 7.2 Formas de onda de salida y respectiva FFT MMSI	148
Fig. 7.3 Variación del THD de (a) tensión y (b) corriente en función de	150
Fig. 7.4 Variación del THD de (a) tensión de fase, (b) corriente de carga y	151
Fig. 7.5 Potencia activa vs m MSI	153
Fig. 7.6 Potencia activa vs m MMSI	154
Fig. 7.7 Distribución de potencia activa vs m MMSI.....	155
Fig. A.1. Forma de onda escalonada de siete niveles a partir de la suma de dos ondas cuadradas.	168
Fig. C.1 Imagen de referencia del voltaje y corriente del switch en las etapas de conmutación y conducción.	172

Nomenclatura

3^K	: N° de niveles posibles en un inversor asimétrico con K celdas en base tres.
P	: punto positivo de la fuente de corriente continua.
N	: punto negativo de la fuente de corriente continua.
O	: punto neutro de conexión en la topología NPC.
$U_{A,B,C}$	: interruptores rama superior MSI.
$W_{A,B,C}$	: interruptores rama inferior MSI.
$V_{A,B,C}$	: interruptores rama media MSI.
V_{AB}	: tensiones de línea entre fases A y B.
V_{BC}	: tensiones de línea entre fases B y C.
V_{CA}	: tensiones de línea entre fases C y A.
V_{dc1}	: tensión de la fuente de entrada de primaria.
V_{dc2}	: tensión de la fuente de entrada de secundaria.
i_{dc1}	: corriente de entrada de la fuente de primaria.
i_{dc2}	: corriente de entrada de la fuente de secundaria.
i_i	: corriente de salida por fase <i>con</i> $i = 1, 2$ y 3 .
$P1$	: terminal positivo de la fuente V_{dc1} .
$P2$	: terminal positivo de la fuente V_{dc2} .
$K_{1,i}$	: interruptores por fase rama superior por fase <i>con</i> $i = 1, 2$ y 3 .
$K_{2,i}$	: interruptores por fase rama inferior por fase <i>con</i> $i = 1, 2$ y 3 .
$K_{3,i}$	: interruptores por fase rama media <i>con</i> $i = 1, 2$ y 3 .
$K_{4,i}$	: interruptores por fase rama media <i>con</i> $i = 1, 2$ y 3 .
N	: punto neutro de referencia común.
V_{AN}	: tensión de fase A respecto al neutro N.
V_{BN}	: tensión de fase B respecto al neutro N.
V_{CN}	: tensión de fase C respecto al neutro N.
O	: punto común inversor.
V_{AO}	: tensión de fase A respecto al punto común O.
V_{BO}	: tensión de fase B respecto al punto común O.
V_{CO}	: tensión de fase C respecto al punto común O.
V_N	: tensión del punto neutro, definida como el promedio de las tensiones respecto a O.
$F_{A,B,C}$	: combinación booleana de las señales de los interruptores relacionados con V_{dc1} .
$G_{A,B,C}$	: combinación booleana de las señales de los interruptores relacionados con V_{dc2} .
Z_i	: impedancia de fase <i>con</i> $i = 1, 2$ y 3 .
V_{dc}	: tensión fuente DC.
S_i	: interruptor inversor CHB <i>con</i> $i = 1, 2, 3$ y 4 .
U_i	: interruptor rama superior MMSI <i>con</i> $i = 1$ y 2 .
V_i	: interruptor rama inferior MMSI <i>con</i> $i = 1$ y 2 .
W_i	: interruptor rama media MMSI <i>con</i> $i = 1$ y 2 .
V_1	: voltaje a frecuencia fundamental.
V_{rms}	: valor RMS de la forma de onda V .
$V_{1,rms}$	: valor RMS de la componente fundamental de V .
T	: periodo de la señal.

$f(t)$	: función en tiempo continuo.
m	: Índice de modulación de amplitud.
t	: Tiempo.
A	: amplitud de la onda.
α	: ángulo de disparo.
a_n	: coeficiente de Fourier asociado a los términos en coseno.
b_n	: coeficiente de Fourier asociado a los términos en seno.
n	: orden del armónico en el desarrollo de Fourier.
ω	: frecuencia angular.
V_T	: voltaje total.
THD_v	: la distorsión armónica total del voltaje a la salida.
$V_{T,RMS}$	: voltaje total en RMS.
$V_{1,1\ rms}$	: voltaje RMS fundamental de V_1 .
$V_{2,1\ rms}$	: voltaje RMS fundamental de V_2 .
G	: Ganancia.
$^{\circ}C$	: Grados Celsius.
E_{cond}	: energía disipada por conducción.
E_W	: energía disipada por conmutación.
I_{cdc}	: Corriente DC conducida.
I_{cac}	: Corriente AC conducida.
I_{cac}	: Resistencia.
V_T	: Voltaje umbral.
E_{carga}	: energía en la carga.
V_{L1}	: Voltaje de línea en la Carga.
$\cos(\theta)$	: Angulo de desfase de corriente.
I_{L1}	: Corriente de línea AC en la Carga.
$E_{fuentes}$	: energía entrega por fuentes.
η	: eficiencia.
L	: inductancia.

Abreviaciones

Mayúsculas

CA	: corriente alterna.
CC	: corriente continua.
CHB	: Cascaded H-Bridge.
CSC	: control de reparto de corriente.
DSP	: procesador digital de señales.
D2PWM	: modulación por ancho de pulso discontinuo dual.
E.V.	: vehículos eléctricos.
FC	: Flying Capacitor.
HEV	: vehículos eléctricos híbridos.
HF	: alta frecuencia.
HESS	: sistemas de almacenamiento híbridos de energía.
ICE	: combustión interna.
IGBT	: transistor bipolar de puerta aislada.
LF	: baja frecuencia.
MLI	: inversores multinivel.
MMSI	: inversor multinivel multifuente.
MOVIM	: modulación vectorial multiobjetivo.
MSI	: inversor multifuente.
MPC	: control predictivo de modelo.
M2PC	: control predictivo de modelo modulado.
NPC	: inversor de punto neutro conmutado.
ON/OFF	: encendido y apagado.
PHEV	: vehículos eléctricos híbridos enchufables.
PMP	: Power Management Pack.
PMSM	: motor síncrono de imán permanente.
PUC	: Partial Unit Cell.
ReMS	: inversor multifuente reconfigurable.
SC	: supercondensadores.
Si	: silicio.
SiC-MOSFET	: transistores MOSFET de carburo de silicio.
SOC	: estado de carga.
S2S	: semi-dos-etapas.
SVC	: Space Vector Control.
SVPWM	: modulación de ancho de pulso por vector espacial.
SVM	: modulación de vector espacial.
THD	: distorsión armónica total.
TNPC	: inversor de punto neutro conmutado tipo T.
UC	: ultracapacitores.
UPS	: sistemas de alimentación ininterrumpida.

Capítulo 1. Introducción

1.1. Introducción General

El esfuerzo por reducir la dependencia de los combustibles fósiles y la contaminación resultante ha impulsado la actual transición energética [1]. Esta acción se ha basado en la electrificación de procesos, que debe ir acompañada de la generación de energía eléctrica a partir de fuentes renovables. Bajo esta premisa surge la electromovilidad [2], es decir, los vehículos eléctricos (EVs) como una alternativa viable a los automóviles con motores de combustión interna (ICE). Principalmente, ya que el sector del transporte es uno de los mayores responsables de la contaminación ambiental y la emisión de gases de efecto invernadero [3].

Se han desarrollado diferentes tipos de EVs, como los vehículos eléctricos híbridos (HEV), vehículos eléctricos híbridos enchufables (PHEV) y vehículos completamente eléctricos [4]. Los HEV y PHEV ofrecen un mejor alcance y rendimiento en comparación a los EV, gracias a la combinación de uno o dos motores eléctricos con un motor de ICE. Un ejemplo de esto es el Toyota Prius [5], que utiliza dos máquinas eléctricas acopladas mecánicamente al ICE, permitiendo operar en diferentes modos, lo que aumenta la eficiencia, al reducir el tamaño y costo. Esto se logra mediante el uso de convertidores de potencia que conectan el paquete de baterías con el sistema de tracción [6]. Si bien esta combinación reduce el tamaño y costos, también aumenta la complejidad del sistema.

A pesar de estos avances, las baterías de iones de litio presentan limitaciones [7], como baja vida útil en ciclos de carga/descarga y bajo funcionamiento a temperaturas frías. Un nuevo enfoque para mejorar el rendimiento y la eficiencia de los vehículos eléctricos es la integración de sistemas de almacenamiento híbridos de energía (HESS) que combinan baterías y supercondensadores (SC) [8]. Estos sistemas ofrecen ventajas significativas en términos de gestión de energía, ya que las baterías pueden proporcionar energía durante largos períodos, mientras que los SC son más adecuados para responder rápidamente a demandas de potencia momentánea.

En este contexto, se introdujeron los inversores multifuente (MSI) [9][10], como una solución innovadora para optimizar la integración de estos sistemas de energía híbrida. Estos inversores representan una opción eficiente para aprovechar los beneficios de la hibridación en fuentes de energía de corriente continua (CC), permitiendo conectar múltiples fuentes de CC a cargas de corriente alterna (CA), lo que optimiza el peso, volumen y costo, al eliminar la necesidad de convertidores adicionales. Aunque las topologías MSI actuales ofrecen modos de operación diversos [6]-[20] y permiten la

implementación de estrategias avanzadas de modulación [16-20]. La mayoría de las investigaciones se han limitado a configuraciones básicas que generan de 2 a 3 niveles en su voltaje de salida [10][11]. No obstante, existe el potencial no explorado de estos inversores para generar formas de onda multinivel, lo que abre nuevas posibilidades de eficiencia y rendimiento.

Por esta razón, resulta relevante explorar nuevas topologías que permitan obtener un mayor número de niveles en la forma de onda de salida, manteniendo las ventajas propias de los inversores multifuente. En este informe se presenta un análisis comparativo entre la topología tradicional del inversor MSI y el inversor multinivel multifuente (MMSI), con el objetivo de evaluar su desempeño en términos de eficiencia energética y calidad de forma de onda. Esta comparación permitirá identificar mejoras potenciales en la arquitectura del inversor, especialmente en aplicaciones de electromovilidad.

1.2. Trabajos Previos

Para realizar esta revisión, se ha utilizado como fuente el sitio la página de internet de la IEEE. El objetivo de la revisión bibliográfica es abordar los distintos trabajos realizados en torno a los inversores multinivel y MSI. En particular, se examinan las diferentes estrategias de control implementadas o propuestas, así como las nuevas topologías que han surgido con el fin de optimizar su funcionamiento. Además, se analizan las estrategias de modulación desarrolladas o adaptadas para este tipo de inversor, junto con investigaciones sobre el control predictivo en inversores multinivel (MLI) y los sistemas de almacenamiento asociados a estos.

1.2.1 Estrategias de control/ Nuevas topologías MSI

- ♣ L. Dorn-Gomba, P. Magne, C. Barthelmebs and A. Emadi, "On the concept of the multi-source inverter," *2016 IEEE Applied Power Electronics Conference and Exposition (APEC)*, Long Beach, CA, USA, 2016, pp. 453-459. [9]

Este artículo presenta una nueva topología MSI diseñada para HEV. La propuesta es capaz de gestionar diferentes niveles de voltaje para accionar el motor de propulsión sin necesidad de convertidores adicionales. El inversor, combina voltajes de una batería y un bus DC de alto voltaje, permitiendo un control eficiente de la energía y mejorando la eficiencia del sistema. Se desarrolla un algoritmo de SVPWM, y se implementa en un procesador digital de señales (DSP) para generar las señales de control. En cada rama del MSI, se utiliza un inversor de punto neutro conmutado (NPC) monofásico o un NPC tipo T (TNPC) monofásico, estas topologías presentan varias ventajas, como una baja distorsión armónica total y bajas pérdidas de potencia.

- ♣ L. Dorn-Gomba, P. Magne, B. Danen and A. Emadi, "On the Concept of the Multi-Source Inverter for Hybrid Electric Vehicle Powertrains," in *IEEE Transactions on Power Electronics*, vol. 33, no. 9, pp. 7376-7386, Sept. 2018. [6]

En este artículo se presenta la topología MSI, cuyo propósito fundamental es conectar las fuentes de CC distintas a la misma salida de CA, utilizando una única etapa de conversión. Se destaca la eliminación del convertidor DC/DC en modo de tracción, a diferencia de las arquitecturas tradicionales, lo que mejora la eficiencia general al reducir las pérdidas de energía asociadas con un

segundo proceso de conversión. Además, el sistema ofrece modos de operación flexibles, permitiendo que el inversor opere en tres modos distintos, logrando así una reducción en el tamaño y costo del convertidor DC/DC. También se destaca la ampliación de oportunidades de carga, ya que el inversor puede cargar la batería mientras el motor está en funcionamiento.

- ♣ E. Chemali and A. Emadi, "On the concept of a novel Reconfigurable Multi-Source Inverter," *2017 IEEE Transportation Electrification Conference and Expo (ITEC)*, Chicago, IL, USA, 2017, pp. 707-713. [5]

Este artículo presenta un Inversor Multifuente Reconfigurable (ReMS) que introduce innovaciones clave para mejorar la eficiencia y flexibilidad en vehículos HEV. Entre sus principales innovaciones se encuentra la topología reconfigurable, que permite conectar y reconfigurar múltiples fuentes de voltaje de manera dinámica según las necesidades del sistema. Además, los 4 modos de operación optimizan la gestión de energía al operar con la batería, el generador o ambos, mejorando la eficiencia y reduciendo el tamaño y costo de la batería. El sistema incorpora un control mediante Modulación de Ancho de Pulso por Vector Espacial (SVPWM) modificado, el cual aumenta los vectores de voltaje de 8 a 24, mejorando la utilización del bus de voltaje y reduciendo la distorsión en las señales de corriente. Finalmente, el inversor permite un uso más eficiente de la batería al combinar las fuentes de voltaje en serie o paralelo.

- ♣ L. Dorn-Gomba, E. Chemali and A. Emadi, "A novel hybrid energy storage system using the multi-source inverter," *2018 IEEE Applied Power Electronics Conference and Exposition (APEC)*, San Antonio, TX, USA, 2018, pp. 684-691. [8]

Se presenta una nueva topología de sistemas HESS activa que acopla baterías de iones de litio con ultracapacitores (UC) a través del inversor multifuente. Debido a la distribución de corriente específica de este inversor, se ha desarrollado un esquema de control innovador, para recuperar el reparto de corriente entre las fuentes, como se hace tradicionalmente con las topologías HESS activas. De este modo, se logra un control activo de las fuentes de entrada y su corriente sin utilizar un convertidor DC/DC. Así, la combinación de una topología HESS de batería-UC con el inversor MSI tiene la intención de mantener las ventajas de un HESS activo sin los inconvenientes de un convertidor DC/DC.

- ♣ L. Dorn-Gomba, J. Guo and A. Emadi, "Multi-Source Inverter for Power-Split Hybrid Electric Powertrains," in *IEEE Transactions on Vehicular Technology*, vol. 68, no. 7, pp. 6481-6494, July 2019. [12]

En este artículo se discuten el control y la implementación del MSI como inversor de tracción en un nuevo tren motriz de división de potencia. Se detallan los modos de operación durante las conversiones DC-AC y AC-DC, durante la conversión DC/AC, el MSI puede operar en tres modos de operación distintos, donde se aplican tres voltajes DC diferentes a la carga, las que brindan nuevas oportunidades de carga de batería o reducción de la potencia nominal del convertidor DC/DC, en modo rectificador se pueden considerar dos modos de operación distintos. Se prueba experimentalmente un prototipo con una carga, en el que la estrategia de control del tren motriz propuesto muestra que tres de cinco modos de operación brindan nuevas oportunidades en términos de carga de la batería y reducción de la potencia nominal del convertidor DC-DC.

- ♣ O. Salari, K. H. Zaad, A. Bakhshai and P. Jain, "Reconfigurable Hybrid Energy Storage System for an Electric Vehicle DC–AC Inverter," in *IEEE Transactions on Power Electronics*, vol. 35, no. 12, pp. 12846-12860, Dec. 2020. [13]

Este artículo, como continuación de otros trabajos, presenta una nueva estructura MSI para la integración de las fuentes DC con diferentes características en términos de potencia y energía. A diferencia de estructuras anteriores, el sistema propuesto es modular y ofrece todas las combinaciones posibles de las fuentes de entrada, incluyendo la presencia individual de cada fuente en el lado de salida, operación diferencial de las fuentes (por ejemplo, el paquete de baterías puede cargar el banco de SC mientras alimenta la carga), y modo de suma de voltaje, lo que disminuye el número de celdas en serie del paquete de baterías. También se tiene una estrategia de control determinista para controlar el estado de carga (SOC) del banco de SC. El inversor utiliza 12 Transistores Bipolares de Puerta Aislada (IGBT) para las 4 opciones de operación, lo que reduce costos, complejidad del control y requisitos de implementación de hardware.

- ♣ M. A. Hosseinzadeh et al., "A New Multisource Inverter Topology for Electrical Vehicle Applications Controlled by Model Predictive," *IECON 2022 – 48th Annual Conference of the IEEE Industrial Electronics Society*, Brussels, Belgium, 2022, pp. 1-6. [14]

Se presenta una nueva topología MSI, como inversor de tracción para aplicaciones de vehículos EV. El inversor propuesto, en comparación con otras topologías, ofreció dos ventajas: utilizó menos interruptores y produjo cuatro combinaciones entre las dos fuentes de DC utilizadas, lo que redujo considerablemente el tamaño del paquete de baterías, en comparación con otras topologías de MSI. Se empleó un control predictivo de modelo (MPC) para operar el inversor de tracción. Los resultados de la simulación demostraron que el MPC es una alternativa prometedora como método de control para vehículos eléctricos debido a su simplicidad, la generación de una buena calidad de la forma de onda y su alto rendimiento.

- ♣ J. Ebrahimi and S. Eren, "A Multi-Source DC/AC Converter for Integrated Hybrid Energy Storage Systems," in *IEEE Transactions on Energy Conversion*, vol. 37, no. 4, pp. 2298-2309, Dec. 2022. [15]

Este estudio desarrolla un MSI para la integración y el control activo de una fuente de CC de alto voltaje y una fuente de CC de bajo voltaje, como paquetes de baterías y bancos de SC en aplicaciones de sistemas de almacenamiento de energía. La topología MSI propuesta tiene un número menor de dispositivos de conmutación, en comparación con las presentadas anteriormente, el que consta con 6 interruptores y 3 modos de operación, al reducir el número de interruptores conductores da como resultado pérdidas de potencia reducidas y una eficiencia mejorada. Se utiliza un controlador de corriente de bucle cerrado para validar el funcionamiento adecuado de la topología propuesta, implementando una técnica de modulación de vector espacial adecuada para generar pulsos de conmutación apropiados durante todos los modos de funcionamiento.

- ♣ E. Fedele, D. Iannuzzi and I. Spina, "Semi-Two-Stage Traction System based on the NPC Multisource Inverter for Tram Vehicles with Onboard Supercapacitors," *2022 International Symposium on Power Electronics, Electrical Drives, Automation and Motion (SPEEDAM)*, Sorrento, Italy, 2022, pp. 277-282. [16]

Este artículo presenta una arquitectura semi-dos-etapas (S2S) semi activa para el circuito de tracción de un vehículo tranvía con conexión de línea aérea y SC a bordo, la configuración se obtiene mediante una conexión no convencional de un chopper de medio puente y un inversor NPC de 3 niveles a las fuentes de CC y a los motores de tracción de CA. Mediante una estrategia de modulación adecuada, el convertidor NPC funciona como un MSI y puede controlar de forma independiente la potencia absorbida o suministrada por la catenaria y los SC, la arquitectura prevista muestra un rendimiento alentador y puede producir una reducción significativa de los valores nominales, las pérdidas, el volumen y el peso del convertidor CC/CC.

- ♣ J. Ebrahimi, O. Salari, S. Eren, K. Hashtrudi-Zaad, A. Bakhshai and P. Jain, "Efficiency Improved Multi-Source Inverter for Hybrid Energy Storage Systems in Electric Vehicle Application," *in IEEE Transactions on Power Electronics*, vol. 37, no. 2, pp. 1982-1997, Feb. 2022. [17]

Este artículo propone un novedoso MSI trifásico para la integración y el control activo de una fuente de CC de alta tensión y una fuente de corriente continua de baja tensión. La estructura del MSI propuesto utiliza un menor número de dispositivos semiconductores en el camino de corriente en comparación con los modelos publicados anteriormente, que tienen 6 interruptores de alta frecuencia (HF), 5 interruptores de baja frecuencia (LF) y 1 diodo, lo que resulta en una operación más eficiente. El rendimiento del MSI propuesto, utilizando una técnica modificada de modulación por vectores espaciales para todos los posibles modos de operación, se verificó a través de simulaciones.

- ♣ E. Fedele, D. Iannuzzi, P. Tricoli and A. D. Pizzo, "NPC-Based Multi-Source Inverters for Multimode DC Rail Traction Systems," in *IEEE Transactions on Transportation Electrification*, vol. 9, no. 1, pp. 1289-1299, March 2023. [18]

Este artículo aborda una nueva configuración en la que se utiliza un MSI basado en NPC para la integración de las fuentes DC con los motores de tracción en una sola etapa. Se desarrolló un análisis teórico exhaustivo del funcionamiento del MSI, el análisis revela que, entre tres condiciones de funcionamiento posibles, solo una permite al MSI controlar completamente la compartición de potencia entre fuentes DC mientras suministra correctamente los motores de tracción, esta condición se logra cuando el voltaje de las fuentes DC, es suficiente para el voltaje nominal del motor. Esto, a su vez, resulta en una restricción en el proceso de diseño del dispositivo de almacenamiento a bordo en las arquitecturas basadas en MSI, se ha propuesto una nueva estrategia de modulación para controlar el MSI durante la carga estacionaria del dispositivo de almacenamiento un control de reparto de corriente (CSC) a bordo desde la línea electrificada, el MSI se opera como un convertidor Buck, utilizando los devanados del motor como inductores de filtro.

- ♣ Y. Jafarian, O. Salari, M. Z. Youssef and A. Bakhshai, "A Novel Multi-Source Inverter with Optimal Design," *2023 IEEE 14th International Conference on Power Electronics and Drive Systems (PEDS)*, Montreal, QC, Canada, 2023, pp. 1-5. [19]

Presenta una nueva topología MSI modular con un número reducido de componentes, que producen todas las combinaciones posibles de las fuentes de almacenamiento DC, para una mejor capacidad de control en todo el rango de rendimiento del motor de tracción eléctrica. Con 4 modos en la operación generativa y 2 modos en la operación regenerativa, se tiene 3 interruptores en LF, en HF se tienen 6 interruptores y 2 diodos. Además, se propone una técnica de modulación de vector espacial (SVM) para controlar las acciones de conmutación de la topología MSI introducida, demostrando el rendimiento y la técnica adoptada a través de diseño y simulaciones experimentales.

- ♣ M. A. Hosseinzadeh, M. Sarebanzadeh, C. F. Garcia, E. Babaei, J. Rodriguez and R. Kennel, "A New Generalized Multisource Inverter for Electric Vehicles Controlled by Model Predictive," in *IEEE Transactions on Industrial Electronics*, vol. 71, no. 9, pp. 10184-10197, Sept. 2024. [20]

En este trabajo se presenta una nueva topología MSI generalizada de dos fuentes, en la que se produce un voltaje positivo de cuatro combinaciones, con tan solo cinco interruptores de potencia necesarios. Además, propone un control predictivo para el modelo MSI, En el que el control de la máquina se implementa como un esquema de control de corriente, donde las referencias de corriente son generadas por el lazo de control de velocidad externo. También se realiza un estudio comparativo en el que la propuesta destaca en su capacidad de amplificación, al utilizar n número de fuentes de CC la vida útil de la batería del EV aumenta significativamente, al tener un bajo número de IGBTs y controladores activos conductores; es así como la baja conductividad de los dispositivos conduce a bajas pérdidas de conducción, lo que aumenta la eficiencia.

1.2.2 Inversores multinivel

- ♣ P. Qashqai, A. Sheikholeslami, H. Vahedi and K. Al-Haddad, "A Review on Multilevel Converter Topologies for Electric Transportation Applications," *2015 IEEE Vehicle Power and Propulsion Conference (VPPC)*, Montreal, QC, Canada, 2015, pp. 1-6. [21]

Este artículo realiza una revisión sobre el uso de convertidores multinivel en aplicaciones de transporte eléctrico, incluyendo vehículos eléctricos, estaciones de carga y sistemas de carga inalámbrica. Se comparan topologías clásicas como Cascaded H-Bridge (CHB), Flying Capacitor (FC) y NPC con configuraciones recientes como Power Management Pack (PMP), Partial Unit Cell (PUC) y CSC, evaluando su impacto en la generación de formas de onda de baja distorsión armónica, la reducción del voltaje de modo común y la disminución de la frecuencia de conmutación. También se discuten técnicas de modulación como SPWM y SVM en relación con la eficiencia energética y la calidad de la señal de salida. Aunque las configuraciones multinivel presentan beneficios en eficiencia, calidad de energía y reducción de pérdidas, su complejidad y número de componentes pueden aumentar el costo y disminuir la fiabilidad.

- ♣ Sachin S. Bharatkar, Raju R. Bhoyar and Sarang A. Khadtare. “Analysis of Three Phase Cascaded H-Bridge Multilevel Inverter for Symmetrical & Asymmetrical Configuration,” *International Conference on Automation, Control, Energy and Systems (ACES)*, Adisaptagram, India, Feb. 1-2, 2014. [22]

Este artículo analiza el desempeño de inversores multinivel de tipo CHB en configuraciones simétricas y asimétricas para aplicaciones de alta potencia y alto voltaje. Se estudia cómo, mediante el uso de fuentes de voltaje en progresión geométrica, las configuraciones asimétricas permiten generar más niveles de voltaje de salida sin incrementar significativamente el número de celdas H-Bridge. A través de simulaciones en MATLAB/Simulink, se comparan inversores de cinco, siete y nueve niveles, observando que las configuraciones asimétricas logran la misma cantidad de niveles con menos componentes que las simétricas, mejorando la eficiencia estructural. Los resultados de simulación demuestran que los inversores asimétricos presentan menor THD en la señal de salida.

- ♣ M. N. A. Kadir and Z. F. Hussien, “Asymmetrical multilevel inverter: Maximum resolution for H-bridge topology,” in *Proc. IEEE PEDS*, 2005, pp. 1068–1071. [23]

Este artículo propone un método para maximizar la resolución de salida en inversores multinivel asimétricos basados en la topología de H-bridge. A diferencia de la configuración simétrica tradicional, donde los niveles dependen de $(2n-1)$ combinaciones, se plantea el uso de voltajes de entrada en progresión base tres, permitiendo alcanzar hasta 3^K (K número de celdas) niveles con el mismo número de celdas. Se diseña un controlador basado en tabla de búsqueda que selecciona las combinaciones de conmutación óptimas, eliminando redundancias de estado y mejorando la calidad de la señal de salida. Simulaciones realizadas en MATLAB con un inversor de cuatro celdas demuestran una considerable reducción de distorsión armónica incluso a baja referencia de voltaje. Los resultados destacan que esta estrategia no solo mejora la resolución del inversor, sino que también puede optimizar las pérdidas de conmutación, aunque incrementa la complejidad del circuito por la necesidad de fuentes de voltaje aisladas.

- ♣ Leopoldo G. Franquelo, Jose Rodríguez, Jose I. Leon, Samir Kouro, Ramon Portillo, Maria M. Prats, “The Age of Multilevel Converters Arrives” *IEEE Industrial Electronics Magazine*, Vol 2, No.2, pág. 28-39, June 2008. [24]

Este artículo revisa distintas topologías de convertidores multinivel, como NPC, FC y CHB, resaltando su superioridad frente a los convertidores convencionales de dos niveles. Se destacan ventajas claves de los convertidores multinivel, tales como una mayor calidad de energía, modularidad y la posibilidad de operar en amplios rangos de potencia. Además, se analizan diversas técnicas de modulación, incluyendo estrategias basadas en PWM, modulación híbrida aplicada a convertidores asimétricos, y métodos como Space Vector Control (SVC). Se presentan aplicaciones prácticas en sectores como filtros activos, sistemas de alimentación ininterrumpida (UPS), conversión de energías renovables y tracción eléctrica para vehículos. En conclusión, los convertidores multinivel se consolidan como una solución eficaz para aplicaciones de media y alta potencia, enfrentando como principal reto su adaptación a sistemas de energías renovables que operan con elevados niveles de potencia, lo que impone nuevos desafíos tecnológicos.

- ♣ A. B. Soto Luengo, “Análisis de inversores multifuente para aplicaciones de vehículos eléctricos,” *Informe de Habilitación Profesional para optar al título de Ingeniero Civil Eléctrico, Departamento de Ingeniería Eléctrica, Universidad Católica de la Santísima Concepción*, Concepción, Chile, 2024. [25]

Este informe analiza el desarrollo de un inversor multifuente, orientado a aplicaciones de vehículos eléctricos y basado en la topología multinivel CHB. Se propone una versión monofásica del inversor multifuente, capaz de operar con dos fuentes de voltaje de entrada y generar formas de onda de 7 y 9 niveles mediante modos de operación reconfigurables. Para mejorar la calidad de salida, se diseña una técnica de modulación específica basada en la suma de ondas cuadradas, modificadas en fase y optimizada para minimizar el THD de voltaje. A través de simulaciones en PSIM, MATLAB y DevC++, se valida la efectividad de la topología y la estrategia de modulación, logrando THD del orden de 11% y 9%, respectivamente, para salidas de 7 y 9 niveles.

1.2.3 Estrategias de modulación

- ♣ O. Salari, M. Nouri, K. H. Zaad, A. Bakhshai and P. Jain, "Space Vector Modulation for Multi-Source Inverters," *2018 IEEE International Power Electronics and Application Conference and Exposition (PEAC)*, Shenzhen, China, 2018, pp. 1-6. [26]

En este artículo, se examina una técnica novedosa de Modulación SVM para un MSI modular, este método no se limita al MSI propuesto y puede aplicarse a cualquier tipo de MSI. Dado que la SVM, en general, requiere una carga de cálculo pesada, este método no solo simplifica los pasos matemáticos computacionales, sino que también mejora la velocidad de implementación y reduce los requisitos de hardware, la SVM ofrece mayor flexibilidad de control y una mejor utilización del enlace DC, este método es altamente recomendado para el control de motores en EVs. Sin embargo, a medida que aumenta el número de fuentes en el enlace DC, la complejidad de la implementación y la carga de cálculo de la SVM tradicional también aumentan.

- ♣ O. Salari, K. H. Zaad, A. Kumar, A. Bakhshai and P. Jain, "On the Concept of Four Nearest Space Vector PWM for Multi Source Inverters," *2019 IEEE Energy Conversion Congress and Exposition (ECCE)*, Baltimore, MD, USA, 2019, pp. 1816-1821. [27]

En este artículo, se propuso un nuevo método de SVM utilizando cuatro vectores más cercanos, que disminuye los contenidos de THD y mejora la utilización del enlace DC, en comparación con los métodos convencionales de SVM que utilizan tres vectores más cercanos. Los resultados de simulación sobre un caso de estudio en un MSI de 4 modos de operación, utilizando dos enlaces de corriente continua, indicaron una mejora del 9.63% en el contenido de THD y del 6.74% en la utilización del enlace de corriente continua, en comparación con los métodos tradicionales de SVM que usan tres vectores más cercanos.

- ♣ O. Salari, K. H. Zaad, A. Bakhshai and P. Jain, "Pseudo Multi Level Space Vector Modulation Technique for Multi Source Inverters," *2021 IEEE Energy Conversion Congress and Exposition (ECCE)*, Vancouver, BC, Canada, 2021, pp. 4979-4986. [28]

Se propone un método SVM para el control de las acciones de conmutación de un MSI, este método utiliza cuatro vectores adyacentes para construir el vector de voltaje de referencia, se demostró que la forma de onda de voltaje sintetizada imita el comportamiento de una forma de onda multinivel, lo que esencialmente reduce el THD de voltaje y corriente. El método propuesto se implementó en un MSI con cuatro modos de operación, los modos de operación 2, 3 y 4 del MSI de estudio de caso se dividieron en dos partes y, basado en la posición del vector de referencia y el ángulo del vector de voltaje de referencia con el eje alfa, se seleccionaron y conmutaron tres vectores activos. Esto esencialmente disminuyó el THD de voltaje en la salida del MSI.

- ♣ E. Fedele, A. Cervone, I. Spina, D. Iannuzzi and A. D. Pizzo, "Multiobjective Vector Modulation for Improved Control of NPC-Based Multi-Source Inverters in Hybrid Traction Systems," in *IEEE Journal of Emerging and Selected Topics in Power Electronics*, vol. 10, no. 6, pp. 7464-7474, Dec. 2022. [29]

Este artículo propuso un nuevo algoritmo de modulación para inversores, basados en NPC, utilizados en trenes de potencia híbridos, El que propone un nuevo algoritmo de modulación que integra las tareas de control de corrientes CC y voltajes CA a nivel de modulación por ancho de pulso, mediante el formalismo del vector espacial, por esta razón, se ha denominado Modulación Vectorial Multiobjetivo (MOVVM). El algoritmo propuesto permite que el MSI tenga control total sobre las corrientes de entrada CC y los voltajes de salida CA fundamentales, y habilita un mayor número de modos de operación factibles, incluyendo la distribución de potencia de carga entre las fuentes y la recarga controlada de una fuente desde otra, tanto en movimiento como en reposo. De este modo, se logra una capacidad de control mejorada de la carga y las fuentes en comparación con el enfoque de modulación presente en otras literaturas.

- ♣ D. Zhou, Z. Zhang, X. Liu, Z. Shen and J. Zou, "Dual Discontinuous PWM-Based Power Distribution Control of Multisource Inverters," in *IEEE Transactions on Power Electronics*, vol. 39, no. 9, pp. 11409-11420, Sept. 2024. [30]

Para simplificar el diseño de la modulación y reducir las pérdidas de conmutación del MSI, este artículo propone un esquema de modulación por ancho de pulso discontinuo dual (D2PWM), donde el MSI se descompone en sub inversores de dos niveles para evitar la pesada carga de cálculo en el diagrama vectorial de espacio asimétrico, se analiza y desarrolla aún más un esquema D2PWM, que garantiza los tiempos de conmutación totales de 3, para reducir las pérdidas de conmutación. Con el modelo D2PWM propuesto, se puede desarrollar fácilmente un control de flujo de energía desacoplado e intuitivo para cada puerto sin afectar el control del motor, las ventajas son que la eficiencia de conversión de potencia del esquema propuesto se mejora en alrededor del 1.17%, el THD de la corriente de salida se mejora en un 1.06% y la carga computacional se reduce en un 15.27%.

1.2.4 Control predictivo en MLI

- ♣ M. A. Hosseinzadeh, M. Sarebanzadeh, C. Garcia, F. Wang and J. Rodriguez, "Model Predictive Control for a Multisource Inverter in Electrical Vehicle Applications," *2021 IEEE International Conference on Predictive Control of Electrical Drives and Power Electronics (PRECEDE)*, Jinan, China, 2021, pp. 449-454. [31]

En este estudio, se presenta un control predictivo basado en modelos para la topología MSI en vehículos eléctricos con el objetivo de controlar la velocidad del motor, el inversor utiliza dos fuentes de voltaje en corriente continua con magnitudes diferentes, lo que permite al MSI operar en tres modos diferentes, se utilizó un Motor Síncrono de Imán Permanente (PMSM), el que logró un buen rendimiento, tanto en estado transitorio como en estado estacionario, así también, tanto en los modos inversor como en los modos rectificador. La técnica MPC aplicada mostró un alto rendimiento dinámico en cuanto a los cambios en la referencia de velocidad, en la transición para alcanzar altos niveles de voltaje y en el THD.

- ♣ D. Zhou, Z. Zhang, Z. Shen and J. Zou, "Modulated Model Predictive Control of Multisource Inverters With Flexible Power Distribution," in *IEEE Transactions on Industrial Electronics*, vol. 71, no. 11, pp. 13732-13741, nov. 2024. [32]

El esquema de control para un MSI es desafiante debido a sus vectores de voltaje distribuidos asimétricamente y el objetivo de control adicional de la distribución de potencia entre las fuentes de energía. En vista de esto, este artículo propuso un control predictivo de modelo modulado (M2PC) para lograr el control de flujo, par y distribución de potencia del MSI simultáneamente. Con el M2PC propuesto, el control del motor y la distribución de potencia se realizan fácilmente de manera simultánea sin una carga de cálculo pesada bajo el diagrama vectorial asimétrico, además, se selecciona un vector de tiempo de conmutación único en un sub inversor para mejorar la eficiencia de conversión de potencia del MSI.

1.2.5 Sistemas de almacenamiento en MLI

- ♣ E. Fedele, D. Iannuzzi and I. Spina, "Propulsion System Based on the NPC Multi-Source Inverter for Battery Hybrid Trams: Experimental Validation," *2023 IEEE International Conference on Electrical Systems for Aircraft, Railway, Ship Propulsion and Road Vehicles & International Transportation Electrification Conference (ESARS-ITEC)*, Venice, Italy, 2023, pp. 1-6. [33]

En este artículo se presenta la validación experimental de un sistema de propulsión híbrido con batería no convencional que emplea el MSI basado en NPC. El MSI proporciona una conexión adicional entre la batería y los motores de tracción, por lo tanto, se puede utilizar para eludir parcialmente el convertidor CC/CC y reducir su potencia nominal, los resultados experimentales mostraron que el sistema de propulsión basado en el MSI pudo operar los motores y las fuentes de CC según lo requerido. Además, debido a la estrategia de coordinación, el MSI siempre procesó la mayor parte de la potencia de la batería directamente desde su terminal de entrada de bajo voltaje, demostrando que tiene potencial para reducir significativamente la corriente máxima nominal del convertidor CC/CC, con los ahorros esperados en términos de peso, volumen y pérdidas de potencia.

- ♣ E. Fedele, A. Di Pasquale, D. Iannuzzi and M. Pagano, "Integration of Onboard Batteries and Supercapacitors Based on the Multi-Source Inverter for Light Rail Vehicles," *2022 International Power Electronics Conference (IPEC-Himeji 2022- ECCE Asia)*, Himeji, Japan, 2022, pp. 698-704. [34]

Este artículo evalúa la viabilidad y el atractivo del MSI para la integración en una sola etapa de baterías y supercondensadores a los motores de tracción en un vehículo de tranvía sin catenarias. La configuración basada en MSI se comparó con una configuración estándar semi-activa con convertidores de tracción VSI y un convertidor DC/DC intercalado para el control de los SC, enfocándose en rendimiento dinámico, las pérdidas y los volúmenes. Los resultados no muestran una ventaja aparente de los MSI para el caso de estudio, debido a las características operativas y tecnológicas de los SC. Sin embargo, los autores creen que una arquitectura basada en MSI podría aportar beneficios en eficiencia y volumen para diferentes tipos de sistemas de tracción bi-modales.

1.2.6 Discusión

De la revisión bibliográfica se pueden apreciar las diferentes topologías, estrategias tanto de control como de modulación para los MSIs, las propuestas de control predictivo y los sistemas de almacenamiento en inversores MLI.

Se ha propuesto el inversor MSI como una solución que permite aprovechar los beneficios de la hibridación en fuentes de energía de CC [9], manteniendo una estructura simplificada que facilita el control activo del flujo de potencia. Su concepto fue investigado más a fondo en [6][9], donde se discute su aplicación a trenes motrices de EVs con división de potencial, permitiendo que las fuentes DC proporcionen dos niveles de voltaje de salida diferentes y alimenten el motor de tracción de manera independiente, eliminando la necesidad de convertidores DC/DC adicionales.

Se estableció más información sobre los beneficios potenciales de una topología basada en MSI para trenes de potencia híbridos de división de potencia [12], se proponen nuevos modos de control de trenes de potencia para considerar las características del MSI y permitir una reducción de la clasificación en VA del convertidor DC/DC principal. En estos artículos [5][13] se describen versiones reconfigurables del MSI, capaces de sumar los voltajes de dos fuentes y suministrar mayor potencial a la carga y en [11] se presenta una arquitectura semi—activa de dos etapas, basada en un chopper y un inversor NPC de tres niveles.

Inicialmente, se utilizó una estrategia de modulación simple SVM que, aunque efectiva, presenta limitaciones en la gestión de potencia [26]; por esta razón, en [8] se introdujo un control alternativo para sistemas HESS que permite recuperar el reparto de corriente entre fuentes. También en [18] se emplea un control CSC para gestionar activamente la distribución de corriente entre dos fuentes DC, aunque en su implementación digital surgieron problemas de cuantificación que afectaron el rendimiento del convertidor, lo que motivó la propuesta de una estrategia integrada de control AC y gestión de potencia DC a nivel de modulación en [29].

Diversas topologías MSI han logrado reducir significativamente la cantidad de interruptores [15]-[19], ofreciendo entre 3 y 5 modos de operación, con diferencias relevantes en sus modos generativos y regenerativos [17][19][20]. Estas topologías emplean estrategias de modulación como la SVM [26], con variantes que utilizan los tres vectores más cercanos, los cuatro más cercanos [27] o los cuatro adyacentes [28]. También se destacan el algoritmo MOVVM, que proporciona control total sobre las corrientes de entrada DC y los voltajes de salida AC fundamentales [29], y la modulación D2PWM, que permite un control desacoplado e intuitivo del flujo de energía para cada puerto sin afectar el control del motor [30].

Algunas versiones [14], incorporan control predictivo basado en MPC, eliminando la necesidad de una etapa de modulación, lo que permite controlar simultáneamente el motor y la distribución de potencia con baja carga computacional [31][32]. Estos sistemas han sido aplicados en configuraciones que integran almacenamiento HESS [6], propulsión híbrida con baterías no convencionales [33] o integración en una sola etapa de baterías y SC [15][34].

Además, al revisar las topologías de inversores multinivel como CHB, FC y NPC [21], se destaca su capacidad para mejorar la calidad de onda y reducir THD, especialmente en configuraciones asimétricas que permiten generar más niveles de voltaje con menos componentes [22][23]. Las técnicas de modulación como SPWM, SVM y sus variantes híbridas [20][24] han permitido incrementar la eficiencia y ampliar su aplicabilidad en áreas como energías renovables, tracción automotriz y sistemas UPS. Asimismo, se ha propuesto un inversor MMSI basado en la topología CHB [24], que explora la generación de formas de onda de 7 y 9 niveles, representando un avance respecto a las configuraciones tradicionales de MSI limitadas a solo 2 o 3 niveles de salida.

De la revisión bibliográfica se concluye que, aunque los inversores multifuente pueden operar con múltiples fuentes DC, su salida suele limitarse a 2 o 3 niveles en un periodo de señal. En respuesta, este trabajo compara la topología tradicional MSI con una versión MMSI de 7 niveles, mediante simulaciones en lazo abierto para distintos puntos de operación. Se evaluarán métricas de eficiencia energética y calidad de forma de onda, considerando las pérdidas en los semiconductores y el THD, con el fin de establecer sus ventajas comparativas en aplicaciones de electromovilidad.

1.3. Hipótesis de Trabajo

En condiciones equivalentes de operación, el inversor MMSI de nueve niveles presentara una mayor eficiencia energética y una menor THD en la forma de onda de salida, en comparación con la topología tradicional de inversor MSI, optimizando así el desempeño en aplicaciones de electromovilidad basadas en sistemas híbridos de almacenamiento.

1.3.1 Objetivo General

Obtener las métricas comparativas de un inversor multifuente multinivel con respecto a la topología tradicional del inversor multifuente, para esto se harán estudios de eficiencia energética y calidad de forma de onda de salida.

1.3.2 Objetivos Específicos

- Estado del arte de los inversores multinivel e inversor multifuente.
- Análisis de topología multinivel y tradicional del inversor multifuente.
- Simulación en L.A. para distintos puntos de operación de los inversores por analizar.
- Análisis de eficiencia energética, considerando las pérdidas en los dispositivos semiconductores.
- Análisis de calidad de forma de onda, considerando el THD de la corriente y voltaje de salida.
- Comparación de las topologías multinivel y tradicional del inversor multifuente.

1.4. Alcances y Limitaciones

- Sólo se realizarán simulaciones, no pruebas experimentales.
- Para el análisis, se considerará carga RL.
- Para las simulaciones y cálculos, se utilizarán PSIM® y MATLAB®, respectivamente.

1.5. Temario y Metodología

Este informe se compone de capítulos que abordan, inicialmente, la topología tradicional del inversor MSI y la propuesta de un inversor MMSI. Posteriormente, se realiza una caracterización matemática de sus señales de salida, seguida por el análisis de pérdidas por conducción y conmutación en ambos casos. Además, se incorpora un capítulo específico para la comparación de resultados obtenidos entre ambas topologías, considerando eficiencia energética y calidad de forma de onda.

La metodología empleada es de enfoque cuantitativo, basada en simulaciones en lazo abierto realizadas en PSIM®, complementadas con cálculos y procesamiento de resultados en MATLAB®. Se consideró carga tipo RL y se analizaron métricas como pérdidas en semiconductores y THD, bajo condiciones equivalentes de operación, con el objetivo de evaluar el desempeño relativo de ambas configuraciones en aplicaciones de electromovilidad.

Capítulo 2. Inversor Multifuente

2.1. Introducción

El inversor multifuente está diseñado para conectar varias fuentes CC independientes a una única salida AC, utilizando una sola etapa de conversión. El modelado de su circuito es muy similar a topologías NPC y T-NPC. Sin embargo, a diferencia de estos, el inversor MSI no tiene un punto neutro que conecte los interruptores superiores e inferiores de las fases. Además, el voltaje de entrada es igual al voltaje de la fuente respectiva, en lugar de la mitad del voltaje DC de entrada para inversores de tres niveles. Por lo tanto, las fuentes de entrada del MSI son totalmente independientes.

2.2. MSI basado en topologías NPC y T-NPC

Los inversores convencionales de tres niveles como la topología NPC en la figura 2.1, tienen una única fuente de CC que se conecta entre los puntos (P) y (N), mientras que los dispositivos superiores (interruptores entre (P) y (O)) y los dispositivos inferiores (interruptores entre (P) y (O)) están conectados a un punto neutro (O). De esta forma, se genera un nivel de voltaje adicional de CC igual a cero, lo que reduce la distorsión armónica de los voltajes y corrientes de salida. Además, el voltaje a través de los capacitores en serie de entrada es la mitad del voltaje de entrada de CC.




Fig. 2.1 Topología NPC. [35]

El MSI es capaz de conectar varias fuentes de CC a la misma salida de CA. En la figura 2.2 se muestra la topología con dos entradas de CC, que están conectadas entre los puntos (P1) y (O), y entre (P2) Y (O). A diferencia de la topología NPC, el MSI no tiene un punto neutro, y los dispositivos superiores e inferiores no están conectados entre sí a través de (P2).




Fig. 2.2 Topología MSI tradicional. [10]

En la Figura 2.2, se tienen los interruptores ideales $U_{A,B,C}$, $W_{A,B,C}$ y $V_{A,B,C}$:

- Los interruptores $U_{A,B,C}$ y $V_{A,B,C}$ permiten que V_{dc1} se aplique a V_{AB} , V_{BC} y V_{CA} .
- Los interruptores $W_{A,B,C}$ y $V_{A,B,C}$ permiten que V_{dc2} se aplique a V_{AB} , V_{BC} y V_{CA} .
- Los interruptores $U_{A,B,C}$ y $W_{A,B,C}$ permiten que $V_{dc1} - V_{dc2}$ se aplique a V_{AB} , V_{BC} y V_{CA} .

La combinación de las dos fuentes CC permite conectar la carga con siete voltajes diferentes según el estado de los interruptores. Al remplazar los interruptores por dispositivos IGBTs, se pueden utilizar dos circuitos posibles para modelar el inversor multifuente. En la figura 2.3 se muestran estos circuitos basados en las topologías NPC y T-NPC.




Fig. 2.3 Topología MSI (a) Interruptores ideales, (b) Circuito basado en NPC y (c) Circuito basado T-NPC. [10]

Cada rama del inversor multifuente utiliza una topología de un solo nivel (figura 2.4). Al no tener punto neutro, el voltaje de entrada en el caso de tener capacitores de entrada es igual al voltaje de su respectiva fuente, en lugar de la mitad del voltaje CC de entrada. Esto conlleva a nuevos y diferentes métodos de control de los dispositivos y condiciones de operación.




Fig. 2.4 MSI basado (a) NPC monofásico y (b) T-NPC monofásico. [9]

2.3. Modos de operación MSI

En los EVs, la batería comúnmente se usa para arrancar el motor y para las bajas velocidades, mientras que el bus de CC alto proporciona potencia para velocidades medias y altas. Según el estado de los interruptores, el MSI está compuesto por tres inversores trifásicos, lo que permite obtener 3 modos de operación diferentes (figura 2.5):




Fig. 2.5 MSI trifásico basado en T-NPC. [10]

El inversor MSI permite para la operación DC/AC, tres modos basados en el estado de los interruptores, permitiendo que los diferentes voltajes de CC alimenten al motor. Para evitar eventos de cortocircuito en la topología, los dispositivos $K_{3,A,B,C}$ y $K_{4,A,B,C}$ son complementarios a $K_{1,A,B,C}$ y $K_{2,A,B,C}$ respectivamente:




Fig. 2.6 Modo de operación 1.

- Modo de suministro 1 (Figura 2.6): Solo la fuente V_{dc2} alimenta el motor mediante los interruptores $K_{2,A,B,C}$ y $K_{4,A,B,C}$, mientras que los interruptores $K_{1,A,B,C}$ y $K_{3,A,B,C}$ están apagados y encendidos respectivamente.




Fig. 2.7 Modo de operación 2.

- Modo de suministro 2 (Figura 2.7): La fuente V_{dc1} alimenta al motor mientras carga V_{dc2} , mediante el uso de los interruptores $K_{1,A,B,C}$ y $T_{3,A,B,C}$. Mientras tanto, los interruptores $K_{2,A,B,C}$ y $K_{4,A,B,C}$ están siempre encendidos y apagados respectivamente. Esto resulta en una conexión en serie de las fuentes y un voltaje aplicado de $V_{dc1} - V_{dc2}$.




Fig. 2.8 Modo de operación 3.

- Modo de suministro 3 (Figura 2.8): Solo la fuente de alto voltaje V_{dc1} alimenta al motor mediante los interruptores superiores $K_{1,A,B,C}$ y $K_{4,A,B,C}$, mientras los interruptores $K_{2,A,B,C}$ y $K_{3,A,B,C}$ están ambos apagados.

El MSI también permite la conversión AC/DC, siendo este el modo de rectificación requerido en el sistema, con dos modos distintos:

- Modo de regeneración 1: Se suministra potencia solo a V_{dc1} utilizando $K_{1,A,B,C}$ y $K_{2,A,B,C}$ o $K_{3,A,B,C}$ y $K_{4,A,B,C}$.
- Modo de regeneración 2: Se suministra potencia solo a V_{dc2} utilizando $K_{2,A,B,C}$ y $K_{4,A,B,C}$, mientras $K_{1,A,B,C}$ y $K_{3,A,B,C}$, están siempre apagados y encendidos, respectivamente.

Las tensiones de línea a línea V_{AB} , V_{BC} y V_{CA} , son definidas con respecto a un punto neutro de referencia común “N”, por lo que resulta:

$$V_{AB} = V_{AN} - V_{BN} \quad (2.1)$$

$$V_{BC} = V_{BN} - V_{CN} \quad (2.2)$$

$$V_{CA} = V_{CN} - V_{AN} \quad (2.3)$$

Las tensiones de cada fase V_{AN} , V_{BN} , y V_{CN} , son una combinación lineal de los voltajes de las fases con respecto a un punto común “O”. Donde de la propiedad de sistemas trifásicos balanceados con fases desfasadas entre sí 120° , la suma de las tensiones de fase debe ser 0:

$$V_{AN} + V_{BN} + V_{CN} = 0 \quad (2.4)$$

El neutro “N” se calcula como el promedio del neutro:

$$V_N = \frac{1}{3}(V_{AO} + V_{BO} + V_{CO}) \quad (2.5)$$

Para calcular los voltajes de fase respecto del neutro se tiene:

$$V_{AN} = V_{AO} - V_N \quad (2.6)$$

$$V_{BN} = V_{BO} - V_N \quad (2.7)$$

$$V_{CN} = V_{CO} - V_N \quad (2.8)$$

Al remplazar V_N con su valor promedio, se obtiene:

$$V_{AN} = \frac{1}{3}(2V_{AO} - V_{BO} - V_{CO}) \quad (2.9)$$

$$V_{BN} = \frac{1}{3}(-V_{AO} + 2V_{BO} - V_{CO}) \quad (2.10)$$

$$V_{CN} = \frac{1}{3}(-V_{AO} - V_{BO} + 2V_{CO}) \quad (2.11)$$

Obteniéndose la representación en forma matricial:

$$\begin{bmatrix} V_{AN} \\ V_{BN} \\ V_{CN} \end{bmatrix} = \frac{1}{3} \begin{bmatrix} 2 & -1 & -1 \\ -1 & 2 & -1 \\ -1 & -1 & 2 \end{bmatrix} \begin{bmatrix} V_{AO} \\ V_{BO} \\ V_{CO} \end{bmatrix} \quad (2.12)$$

Los voltajes de los terminales $[V_{AO}, V_{BO}, V_{CO}]$ son las tensiones de salida del inversor en cada una de las fases y están determinados por el estado de los interruptores y la contribución de las fuentes del bus DC a través de la lógica de los interruptores. Estos voltajes se expresan como:

$$V_{AO} = F_A V_{dc1} + G_A V_{dc2} - Z_A i_A \quad (2.13)$$

$$V_{BO} = F_B V_{dc1} + G_B V_{dc2} - Z_B i_B \quad (2.14)$$

$$V_{CO} = F_C V_{dc1} + G_C V_{dc2} - Z_C i_C \quad (2.15)$$

Donde:

- F_A, F_B y F_C : Son combinaciones booleanas de las señales de los interruptores relacionados con la fuente V_{dc1} . Estas combinaciones determinan la contribución de la fuente a cada fase $F_i = K_{1,A,B,C} \cdot K_{2,A,B,C}$, con $i = A, B$ y C (operación AND).
- G_A, G_B y G_C : Son combinaciones booleanas de las señales de los interruptores relacionados con la fuente V_{dc2} , calculadas mediante $G_i = K_{1,A,B} \text{ y } C \oplus K_{2,C,A,B} \text{ y } C$ (operación XOR).
- Z_A, Z_B y Z_C : Son las impedancias de cada fase, las cuales generan caídas de voltaje debido a las corrientes i_A, i_B y i_C , que atraviesan las cargas conectadas.
- Por lo que, la combinación de las fuentes CC permiten alimentar la carga con siete voltajes de línea-línea diferentes según el estado de los interruptores (Tablas 2.1, 2.2 y 2.3).

Tabla 2.1 Estados de conmutación Modo 1. [9]

Estados de conmutación modo 1												Voltaje línea-línea		
$K_{1,A}$	$K_{1,B}$	$K_{1,C}$	$K_{2,A}$	$K_{2,B}$	$K_{2,C}$	$K_{3,A}$	$K_{3,B}$	$K_{3,C}$	$K_{4,A}$	$K_{4,B}$	$K_{4,C}$	V_{AB}	V_{BC}	V_{CA}
OFF			1	0	0	ON			0	1	1	V_{dc2}	0	$-V_{dc2}$
			1	1	0				0	0	1	0	V_{dc2}	$-V_{dc2}$
			0	1	0				1	0	1	$-V_{dc2}$	V_{dc2}	0
			0	1	1				1	0	0	$-V_{dc2}$	0	V_{dc2}
			0	0	1				1	1	0	0	$-V_{dc2}$	V_{dc2}
			1	0	1				0	1	0	V_{dc2}	$-V_{dc2}$	0

Tabla 2.2 Estados de conmutación Modo 2. [9]

Estados de conmutación modo 2									Voltaje línea-línea					
$K_{1,A}$	$K_{1,B}$	$K_{1,C}$	$K_{2,A}$	$K_{2,B}$	$K_{2,C}$	$K_{3,A}$	$K_{3,B}$	$K_{3,C}$	$K_{4,A}$	$K_{4,B}$	$K_{4,C}$	V_{AB}	V_{BC}	V_{CA}
1	0	0				0	1	1				$V_{dc1} - V_{dc2}$	0	$-(V_{dc1} - V_{dc2})$
1	1	0				0	0	1				0	$V_{dc1} - V_{dc2}$	$-(V_{dc1} - V_{dc2})$
0	1	0				1	0	1				$-(V_{dc1} - V_{dc2})$	$V_{dc1} - V_{dc2}$	0
0	1	1	ON			1	0	0	OFF			$-(V_{dc1} - V_{dc2})$	0	$V_{dc1} - V_{dc2}$
0	0	1				1	1	0				0	$-(V_{dc1} - V_{dc2})$	$V_{dc1} - V_{dc2}$
1	0	1				0	1	0				$V_{dc1} - V_{dc2}$	$-(V_{dc1} - V_{dc2})$	0

Tabla 2.3 Estados de conmutación Modo 3. [9]

Estados de conmutación modo 3												Voltaje línea-línea		
$K_{1,A}$	$K_{1,B}$	$K_{1,C}$	$K_{2,A}$	$K_{2,B}$	$K_{2,C}$	$K_{3,A}$	$K_{3,B}$	$K_{3,C}$	$K_{4,A}$	$K_{4,B}$	$K_{4,C}$	V_{AB}	V_{BC}	V_{CA}
1	0	0							0	1	1	V_{dc1}	0	$-V_{dc1}$
1	1	0							0	0	1	0	V_{dc1}	$-V_{dc1}$
0	1	0							1	0	1	$-V_{dc1}$	V_{dc1}	0
0	1	1		OFF				OFF	1	0	0	$-V_{dc1}$	0	V_{dc1}
0	0	1							1	1	0	0	$-V_{dc1}$	V_{dc1}
1	0	1							0	1	0	V_{dc1}	$-V_{dc1}$	0

Las tablas 2.1, 2.2 y 2.3 resumen las combinaciones de conmutación con los interruptores ideales, descartando los voltajes producidos por la impedancia Z_i , con $i = A, B$ y C en cada fase.

Considerando una conexión en estrella de la carga, las ecuaciones del lado de CC son:

$$i_{dc1} = F_A i_A + F_B i_B + F_C i_C \quad (2.16)$$

$$i_{dc1} = G_A i_A + G_B i_B + G_C i_C \quad (2.17)$$

Donde:

- F_A, F_B y F_C : Determinan que porción de las corrientes (i_A, i_B, i_C) se dirige hacia el bus V_{dc1} .
- G_A, G_B y G_C : Determinan que porción de las corrientes (i_A, i_B, i_C) se dirige hacia el bus V_{dc2} .
- i_A, i_B y i_C : Son las corrientes de las cargas conectadas en cada fase del sistema.

Estas ecuaciones permiten calcular las corrientes que cada bus DC debe suministrar para mantener el flujo de energía hacia las cargas trifásicas. Esto es clave para dimensionar correctamente las fuentes V_{dc1} y V_{dc2} , asegurando un balance energético entre el lado DC y el lado AC del inversor.

2.4. Modulación SV-PWM implementada en MSI tradicional

Debido a que el inversor multifuente es muy similar a un inversor de tres niveles NPC, su estrategia de modulación también lo es. Consiste en aplicar el mismo voltaje de referencia mediante una combinación de los dos vectores más cercanos y un vector cero en el plano de referencia alfa-beta. Sin embargo, se deba aplicar una SVPWM modificada en la que el voltaje de CC cambia según los modos de operación del inversor MSI.




Fig. 2.9 Estados de conmutación (a) en un inversor de 3-L y (b) en el inversor de multifuente. [10]

En el inversor de tres niveles (figura 2.9), se tienen tres estados de conmutación (-1, 0 y 1), los cuales representan los tres niveles de voltaje de fase en cada rama ($-V_{dc}/2, 0, V_{dc}/2$). Sin embargo, debido a que el MSI tiene dos fuentes de voltaje de CC diferentes, cada modo se alcanza utilizando solo dos de los tres estados de conmutación en cada rama del inversor.

Tabla 2.4 Estados de conmutación inversor MSI. [10]

Modo de operación	Estado interruptor	Estados de conmutación de los dispositivos			
		$K_{1,A,B,C}$	$K_{2,A,B,C}$	$K_{3,A,B,C}$	$K_{4,A,B,C}$
1	-1 o 0	OFF	OFF y ON	ON	ON y OFF
2	0 o 1	OFF y ON	ON	ON y OFF	OFF
3	-1 o 1	OFF y ON	OFF y ON	ON y OFF	ON y OFF

En la tabla 2.4 se tienen los modos de conmutación y secuencia, tomando en cuenta que los interruptores K_3 y K_4 son complementarios a K_1 y K_2 , respectivamente.

- En modo de operación 1, los estados de conmutación son -1 o 0, significando que para cada rama del MSI, K_1 siempre estará abierto, K_3 siempre cerrado, y solo K_2 y K_4 conmutarán.

- En modo de operación 2, los estados de conmutación son 0 o 1, donde K_2 permanece cerrado, K_4 siempre estará abierto y solo K_1 y K_3 conmutan.
- En modo de operación 3, los estados de conmutación son -1 o 1, implicando conmutación de K_1, K_2, K_3 y K_4 .

En un sistema trifásico, los voltajes de fase se proyectan en un plano bidimensional conocido como plano alfa-beta mediante la transformación de Clarke. En este plano, el sistema trifásico balanceado se simplifica a dos componentes, que representan las magnitudes de voltaje en dos direcciones independientes. En el inversor MSI, la combinación de los interruptores genera un vector espacial único en el plano, estos vectores representan los diferentes niveles de voltaje de salida que el inversor logra producir, formando un hexágono. En este caso, el MSI se divide en tres regiones internas, una para cada modo de operación.




Fig. 2.10 Diagrama representación espacial Alpha-beta SVPWM modificada. [10]

La representación espacial y secuencia simétrica (figura 2.10) en el diagrama alfa-beta de la SVPWM modificada está compuesta por tres hexágonos, cuyo tamaño varía dependiendo del voltaje aplicado en la entrada. Cada hexágono está dividido por seis sectores. El radio del círculo interior de cada hexágono representa el voltaje máximo alcanzable V_{lim1} , V_{lim2} o V_{lim3} en los modos de operación 1, 2 y 3, respectivamente, siendo $V_{dc2}/\sqrt{3}$, $(V_{dc1} - V_{dc2})/\sqrt{3}$ o $V_{dc1}/\sqrt{3}$.

Secuencias de conmutación:

- Hexágono interno: La fuente V_{dc2} , genera niveles bajos de voltaje, utilizado para bajas velocidades o cargas ligeras.
- Hexágono medio: Las fuentes V_{dc1} y V_{dc2} , generan niveles de voltaje intermedios, utilizándose cuando la potencia demandada es mayor y la fuente V_{dc2} necesita ser cargada.
- Hexágono externo: La fuente V_{dc1} se utiliza para generar niveles de voltaje más altos, ideal para velocidades altas o potencias mayores.

En comparación con la estrategia para un inversor NPC, solo se utilizan 21 vectores en lugar de 27, lo que elimina la necesidad de seleccionar una región y simplifica el control del inversor. Una vez que se determina el modo y el sector, la duración de conmutación para cada valor se calcula de manera similar a un control SVPWM estándar.

2.5. Discusión

El inversor MSI tradicional representa una arquitectura innovadora que permite la conexión de múltiples fuentes DC hacia una carga AC, utilizando una única etapa de conversión. A diferencia de topologías convencionales como NPC o T-NPC, el MSI no dispone de un punto neutro común, lo cual implica que cada fuente de entrada es completamente independiente y entrega el total de su voltaje, permitiendo mayor flexibilidad en su integración.

Una de las características destacadas del MSI es su capacidad de operar en distintos modos de suministro, los cuales permiten gestionar activamente cómo y cuándo cada fuente entrega energía a la carga. Esta versatilidad se refleja en los tres modos de operación DC/AC analizados, los cuales combinan de forma estratégica los estados de conmutación de los interruptores para utilizar una, otra o ambas fuentes en serie. Esta lógica de operación habilita el uso eficiente de la energía almacenada, especialmente en contextos donde una fuente puede estar en proceso de carga mientras la otra suministra potencia al motor, como es el caso de los sistemas HESS.

El análisis de las tensiones de línea y de fase mediante representaciones matriciales evidencia que la topología MSI, aunque estructuralmente más simple que un inversor multinivel, puede generar múltiples combinaciones de salida dependiendo del estado de los interruptores. En total, se identifican siete niveles de voltaje línea a línea posibles, aunque no todos se utilizan simultáneamente en un solo modo de operación.

Por otro lado, la técnica de modulación SVPWM implementada en esta arquitectura presenta particularidades con respecto a la aplicada en topologías NPC tradicionales. Si bien la lógica general de construcción de vectores de voltaje en el plano alfa-beta se mantiene, la topología MSI requiere una SVPWM modificada, ya que los niveles de voltaje disponibles cambian según el modo de operación activo. Esta modificación permite el control eficiente de los vectores espaciales en tres hexágonos concéntricos, que representan las distintas combinaciones de voltaje según la fuente activa.

En términos de control, la división del plano alfa-beta en regiones de operación asociadas a cada modo (baja, media y alta tensión) permite una gestión más granular del voltaje aplicado a la carga. Esto se traduce en una mayor adaptabilidad frente a cambios en la demanda de velocidad o par en aplicaciones como la tracción eléctrica, sin requerir una segunda etapa de conversión.

No obstante, la principal limitación del MSI tradicional radica en la cantidad de niveles de voltaje generados en cada modo. Aunque puede generar 3 niveles de tensión distintos por modo, pero en el transcurso de un ciclo completo, al cambiar de modo, el inversor puede lograr hasta 7 combinaciones distintas de niveles entre líneas. Esto impacta directamente en la calidad de forma de onda, aumentando el THD y reduciendo la eficiencia en comparación con inversores multinivel más sofisticados.

En resumen, el MSI tradicional se presenta como una alternativa viable y eficiente en sistemas híbridos de almacenamiento energético para vehículos eléctricos, destacando por su simplicidad estructural, flexibilidad de operación y capacidad de integración con fuentes múltiples. Sin embargo, su calidad de onda de salida está limitada por su topología y estrategias de modulación convencionales, lo que motiva el desarrollo de nuevas configuraciones como el MMSI, que se analiza en capítulos posteriores.

Capítulo 3. Inversor multinivel multifuente

3.1. Introducción


El inversor multinivel multifuente en su versión monofásica permite generar múltiples niveles de tensión en la salida a partir de dos fuentes de corriente continua independientes. Su arquitectura se basa en la estructura de un convertidor tipo puente H, al cual se le incorporan interruptores adicionales para permitir diferentes combinaciones entre las fuentes DC, lo que habilita la generación de hasta siete niveles escalonados de voltaje.

A diferencia del puente H convencional que entrega tres niveles de tensión ($+V_{dc}$, 0 y $-V_{dc}$), el MMSI extiende esta capacidad al combinar de forma controlada las dos fuentes DC, permitiendo obtener niveles como V_{dc1} , V_{dc2} , $(V_{dc1} - V_{dc2})$, 0, y sus equivalentes negativos. Esta característica lo convierte en una solución eficiente para aplicaciones donde se requiere una alta calidad de forma de onda sin recurrir a múltiples etapas de conversión.

En las siguientes secciones se describe la topología completa del circuito y los estados de conducción asociados a cada nivel de salida.

3.2. Convertidor puente H completo

El convertidor puente H es una topología ampliamente utilizada por su simplicidad y capacidad para generar tres niveles de tensión en la salida: ($+V_{dc}$, 0 y $-V_{dc}$). Su estructura se compone de cuatro interruptores de potencia dispuestos en forma de puente, los cuales son controlados de manera que permitan establecer una polaridad positiva, negativa o nula en los terminales de salida.






Fig. 3.1 Voltaje de salida del inversor puente H monofásico de tres niveles

(a) $+V_{dc}$ (b) Cero (c) $-V_{dc}$. [21]

Para obtener el nivel $+V_{dc}$ se activan los interruptores S_1 y S_4 , lo que permite que la corriente fluya desde el terminal positivo de la fuente hacia la carga. El nivel 0 se consigue activando S_1 y S_2 o bien S_3 y S_4 , lo que crea un camino de conducción sin diferencia de potencial en la carga. Finalmente, el nivel $-V_{dc}$ se obtiene con la conducción de S_2 y S_3 , invirtiendo la polaridad en la salida. Cualquier otra combinación en los interruptores puede provocar un cortocircuito en la fuente, por lo tanto, su operación debe estar cuidadosamente coordinada. Esta topología sirve como base para la construcción del inversor MMSI, el cual incorpora nuevas rutas de conducción para integrar múltiples fuentes DC.

3.4. Topología del inversor multinivel multifuente

La topología del MMSI conserva la estructura de un puente H convencional, pero incorpora dos interruptores adicionales en cada rama para permitir la conexión selectiva de una segunda fuente de voltaje. En particular, se agregan los interruptores W_1 en paralelo con U_1 y V_1 , y W_2 en paralelo con U_2 y V_2 . Esta configuración habilita la operación con dos fuentes de alimentación independientes: V_{DC1} y V_{DC2} .

El objetivo principal de esta disposición es alternar entre ambas fuentes o combinarlas según sea necesario, permitiendo generar distintos niveles de tensión en la salida. Mediante la correcta activación de los interruptores, el circuito puede entregar siete niveles escalonados: V_{DC1} , $V_{DC1} - V_{DC2}$, V_{DC2} , 0, $-V_{DC2}$, $-(V_{DC1} - V_{DC2})$ y $-V_{DC1}$. Cada nivel depende de la trayectoria de conducción seleccionada y de la fuente activa en ese instante. Esta configuración entrega una mayor flexibilidad de operación y mejora la calidad de la señal de salida, sin necesidad de aumentar el número de etapas de conversión o recurrir a filtrado complejo.














Fig. 3.2 Topología monofásica inversor MMSI.

3.4.1 Estados de conducción del inversor MMSI

Para lograr los siete niveles de tensión que caracterizan al inversor MMSI, es necesario establecer combinaciones específicas de los interruptores que determinen las rutas de conducción desde las fuentes de entrada hacia la carga. Cada estado de conducción se define por la activación de un par de interruptores que permite aplicar una diferencia de potencial determinada en los terminales del convertidor.






Fig. 3.3 Voltajes a la salida de topología inversor MMSI. [25]

(a) V_{DC1} (b) $(V_{DC1} - V_{DC2})$, (c) V_{DC2} (d) Cero (e) $-V_{DC2}$ (f) $-(V_{DC1} - V_{DC2})$ (g) $-V_{DC1}$

Tabla 3.1 Estados de conmutación del inversor MMSI. [25]

Estado de los interruptores						Tensión de salida
U_1	U_2	V_1	V_2	W_1	W_2	V_{aN}
1	0	0	1	0	0	V_{DC1}
1	0	0	0	0	1	$V_{DC1} - V_{DC2}$
0	0	0	1	1	0	V_{DC2}
0	0	0	0	1	1	0
0	0	1	0	0	1	$-V_{DC2}$
0	1	0	0	1	0	$-(V_{DC1} - V_{DC2})$
0	1	1	0	0	0	$-V_{DC1}$

Para obtener el nivel $+V_{dc1}$, se activan los interruptores U_1 y V_2 , conectando directamente la fuente principal a la carga. El nivel $+(V_{DC1} - V_{DC2})$ se logra mediante la conducción de U_1 y W_2 , utilizando la diferencia entre las dos fuentes. El nivel $+V_{DC2}$ se alcanza activando V_2 y W_1 , que conduce la segunda fuente hacia la salida. El estado 0 puede establecerse a través de tres combinaciones distintas: U_1 y U_2 , V_1 y V_2 , o W_1 y W_2 , todas las cuales permiten que el voltaje en los terminales de salida sea cero. Estas rutas aseguran que no exista diferencia de potencial neta entre los extremos del convertidor.

Para los niveles negativos, la polaridad se invierte replicando las trayectorias anteriores. El nivel $-V_{dc1}$ se obtiene con la conducción de U_2 y V_1 , el nivel $-(V_{DC1} - V_{DC2})$ mediante U_2 y W_1 , y finalmente $-V_{DC2}$ activando V_1 y W_2 . Estas combinaciones aseguran una operación escalonada del inversor, permitiendo una forma de onda simétrica. El control de los estados de conmutación debe garantizar la activación segura de cada ruta, evitando solapamientos que generen cortocircuitos entre fuentes. En la figura 3.3 se demuestra gráficamente los niveles mencionados. Y en la tabla 3.1 el estado de los interruptores por nivel de tensión.

3.6. Discusión

El inversor MMSI representa una evolución estructural significativa respecto al MSI tradicional, al incorporar la capacidad de generar una forma de onda escalonada mediante la combinación controlada de múltiples fuentes de voltaje. Su diseño monofásico se basa en una extensión del convertidor puente H, al cual se le agregan interruptores estratégicamente ubicados para permitir distintas trayectorias de conducción. Esto habilita la generación de siete niveles de tensión en la salida, lo cual mejora de forma considerable la calidad de onda sin requerir etapas adicionales de conversión ni filtrado complejo.

A diferencia del MSI tradicional, donde el número de niveles por fase está limitado a dos, el MMSI puede alcanzar siete niveles discretos mediante la combinación de dos fuentes independientes. Estos niveles incluyen: $+V_{DC1}$, $V_{DC1} - V_{DC2}$, $+V_{DC2}$, 0 , $-V_{DC2}$, $-(V_{DC1} - V_{DC2})$, $-V_{DC1}$, generando una forma de onda más cercana a la senoidal. Esta característica reduce el contenido armónico, disminuye la tensión sobre los filtros de salida y mejora la eficiencia general del sistema.

Los estados de conmutación definidos en la topología MMSI aseguran un control preciso de los niveles de voltaje deseados en función del disparo de los interruptores. Este control requiere una lógica cuidadosa para evitar cortocircuitos entre fuentes, ya que cada nivel depende de la trayectoria establecida entre los interruptores y la carga. La operación segura y efectiva del MMSI se logra estableciendo combinaciones exclusivas entre los interruptores, garantizando rutas únicas de conducción por cada nivel.

Una ventaja significativa de esta configuración es que permite operar el inversor en modo escalonado con simetría impar y simetría de media onda, lo que favorece la cancelación de los armónicos pares y contribuye significativamente a la reducción del THD. Además, su estructura permite una mejor distribución del esfuerzo energético entre las fuentes, lo cual es particularmente útil en sistemas de almacenamiento híbridos, donde la gestión de energía entre baterías y supercondensadores es crítica.

Otro aspecto destacable es la posibilidad de aplicar una técnica de modulación basada en ángulos de disparo optimizados, cuyo objetivo principal es minimizar el THD en el voltaje de salida. Esta estrategia permite generar de manera controlada una forma de onda escalonada de siete niveles, mejorando la calidad de señal respecto a topologías convencionales.

En resumen, el inversor MMSI proporciona una mejora estructural clara respecto al MSI tradicional, al permitir la generación de múltiples niveles en su salida de forma simultánea y bajo un esquema de control más flexible. Su implementación resulta especialmente atractiva en aplicaciones donde se requiere alta calidad de señal, eficiencia energética y control dinámico entre múltiples fuentes, como en sistemas de electromovilidad o almacenamiento híbrido.

Capítulo 4. Caracterización matemática voltaje de salida

4.1. Introducción

En este capítulo se desarrolla la caracterización matemática de la señal de voltaje de salida del inversor MMSI, enfocándose en una forma de onda escalonada de 7 niveles obtenida mediante la suma de dos señales cuadradas modificadas. El objetivo es analizar el comportamiento de dicha señal en términos de contenido armónico, valor eficaz y potencia activa.

Además, se presentan expresiones analíticas que permiten calcular las potencias por fase, la potencia trifásica total y la corriente de entrada en función de los ángulos de disparo y los niveles generados. Estos resultados permiten evaluar el desempeño teórico del inversor MMSI y sirven de base para la validación de las simulaciones posteriores.

4.2. Caracterización matemática: Forma de onda cuadrada modificada

4.2.1 Forma de onda cuadrada modificada

Para obtener el THD de una onda cualquiera, se considera la siguiente expresión.

$$THD_v = \frac{\sqrt{\sum_{K=2}^{\infty} V_K^2}}{V_1} \quad (4.1)$$

Donde V_1 , es el valor del voltaje a frecuencia fundamental. Sin embargo, también existe la siguiente expresión equivalente a (4.1):

$$THD_v = \frac{\sqrt{V_{rms}^2 - V_{1,rms}^2}}{V_{1,rms}} \quad (4.2)$$

Donde V_{rms} , corresponde al valor RMS de la forma de onda V y $V_{1,rms}$, es el valor RMS de la componente fundamental de V . Por otra parte, para calcular el V_{rms} de cualquier forma de onda se considera la expresión (4.3).

$$V_{rms} = \sqrt{\frac{1}{T} \int_{t_0}^{t_0+T} f(t)^2 dt} \quad (4.3)$$

Donde T , es el periodo de la señal y $f(t)$ la función a evaluar. En la figura 4.1 se presenta la forma de onda a trabajar.




Fig. 4.1 Forma de onda cuadrada modificada. [25]

De la Fig. 4.1, A_1 representa la amplitud de la onda y α_1 es el ángulo de disparo, representa la distancia en radianes desde el origen hasta que el valor de A_1 es efectivo. Por lo tanto, aplicando (4.3) a la señal de la figura 4.1:

$$V_{rms}^2 = \frac{1}{T} \int_{t_0}^{t_0+T} f(t)^2 dt \quad (4.4)$$

Para simplificar la ecuación, de lo observado en la figura 4.1, se puede deducir que la señal es periódica de periodo 2π , con simetría impar y de media onda por lo que se puede aplicar simetría de cuarto de onda a (4.4).

$$V_{rms}^2 = \frac{4}{2\pi} \int_{\alpha_1}^{\frac{\pi}{2}} A_1^2(t) dt = \frac{4}{2\pi} A_1^2 \left(\frac{\pi}{2} - \alpha_1 \right) \quad (4.5)$$

Por lo tanto, el valor RMS de la señal viene representado por (4.6):

$$V_{rms}^2 = \frac{4}{2\pi} A_1^2 \left(\frac{\pi}{2} - \alpha_1 \right) \quad (4.6)$$

Por otra parte, mediante un análisis de series de Fourier se realizarán los cálculos del valor RMS del voltaje a frecuencia fundamental. Por lo que se tiene,

$$f(t) = \frac{a_0}{2} + \sum_{n=1}^{\infty} [a_n \cos(nt) + b_n \sin(nt)] \quad (4.7)$$

Donde los coeficientes de la serie de Fourier vienen representados por (4.8), (4.9) y (4.10).

$$a_0 = \frac{2}{T} + \int_{t_0}^{t_0+T} f(t) dt \quad (4.8)$$

$$a_n = \frac{2}{T} + \int_{t_0}^{t_0+T} f(t) \cos(nt) dt \quad (4.9)$$

$$b_n = \frac{2}{T} + \int_{t_0}^{t_0+T} f(t) \sin(nt) dt \quad (4.10)$$

Debido a que la función tiene simetría impar el coeficiente a_n y el valor promedio de la función se hacen cero. Por lo tanto, teniendo en consideración (4.8) y (4.9).

$$a_n = \frac{2}{T} + \int_{t_0}^{t_0+T} f(t) \cos(nt) dt = 0 \quad b_n = \frac{2}{T} + \int_{t_0}^{t_0+T} f(t) \sin(nt) dt = 0$$

Luego, teniendo en consideración la simetría de cuarto de onda y el periodo de la figura 4.1, la ecuación 4.10 queda,

$$b_n = \frac{8}{2\pi} + \int_{\alpha_1}^{\frac{\pi}{2}} A_1(t) \sin(nt) dt \quad (4.11)$$

Luego resolviendo la integral,

$$b_n = \frac{4}{\pi} A_1 \cos(n\alpha_1) \quad (4.12)$$

Considerando (4.7), la serie de Fourier quedara determinada solo por el termino b_n ,

$$f(t) = \sum_{n=\text{impar}}^{\infty} \frac{4}{n\pi} A_1 \cos(n\alpha_1) \quad (4.13)$$

Por lo tanto, el valor RMS del voltaje a frecuencia fundamental vendrá determinado,

$$V_{1,rms} = \frac{4}{\sqrt{2}\pi} A_1 \cos(\alpha_1) \quad (4.14)$$

Luego, reemplazando (4.6) y (4.14) en (4.2) se procede a realizar el cálculo del THD.

$$THD_v = \frac{\sqrt{V_{rms}^2 - V_{1,rms}^2}}{V_{1,rms}} \cdot 100 = \frac{\sqrt{\frac{4}{2\pi} A_1^2 \left(\frac{\pi}{2} - \alpha_1\right) - \left(\frac{4}{\sqrt{2}\pi} A_1 \cos(\alpha_1)\right)^2}}{\frac{4}{\sqrt{2}\pi} A_1 \cos(\alpha_1)} \cdot 100 \quad (4.15)$$

Finalmente, resolviendo algebraicamente (4.15),

$$THD_v = \frac{\sqrt{\frac{2}{\pi} A_1^2 \left(\frac{\pi}{2} - \alpha_1\right) - \left(\frac{8}{\pi} A_1 \cos(\alpha_1)\right)^2}}{\frac{4}{\sqrt{2}\pi} A_1 \cos(\alpha_1)} \cdot 100 \quad (4.16)$$

4.3. Caracterización matemática: “Forma de onda escalonada”

En esta sección se presenta el cálculo del THD_v correspondiente a la forma de onda escalonada de 7 niveles generada por el MMSI. Esta señal se obtiene mediante la suma de dos formas de onda cuadradas modificadas en fase, cada una asociada a una de las fuentes del sistema. Como se muestra en la Figura 4.2, la señal de salida $V_T(t)$, se define como la superposición de $V_1(t)$ y $V_2(t)$, con diferentes niveles y ángulos de disparo.

A partir de esta composición, se realiza un análisis matemático detallado que permite obtener las expresiones de V_{rms} total y fundamental de la señal compuesta. Con estos valores, se determina finalmente la distorsión armónica total THD_v utilizando su definición clásica.

4.3.1 THD_v de una forma de onda de 7 niveles obtenida por la suma de dos señales cuadradas modificadas

En la figura 4.2, se puede observar la suma de dos formas de onda cuadradas modificadas en fase.




Fig. 4.2 Suma de dos ondas cuadradas modificadas. [25]

Para obtener el valor de THD de esta nueva señal $V_T(t)$ se aplica (4.2). Sin embargo, las expresiones de V_{rms} y $V_{1,rms}$ se redefinen como se detalla a continuación.

$$V_{T,RMS}^2 = \frac{1}{T} \int_{\alpha_1}^{\frac{\pi}{2}} (V_1(t) + V_2(t))^2 dt = \frac{4}{2\pi} \left[\int_{\alpha_1}^{\frac{\pi}{2}} V_1(t)^2 dt + \int_{\alpha_1}^{\frac{\pi}{2}} 2V_1(t)V_2(t) dt + \int_{\alpha_1}^{\frac{\pi}{2}} V_2(t)^2 dt \right] \quad (4.17)$$

De lo observado en (4.17), los términos que están al cuadrado son idénticos a lo obtenido en (4.5), donde se desarrolla el análisis matemático para una señal con forma de onda cuadrada. De esta manera, la expresión anterior queda descrita como se muestra a continuación.

$$V_{T,RMS}^2 = \frac{4}{2\pi} A_1^2 \left(\frac{\pi}{2} - \alpha_2 \right) + \frac{4}{2\pi} \int_{\alpha_1}^{\frac{\pi}{2}} 2V_1(t)V_2(t) dt + \frac{4}{2\pi} [A_2^2(\alpha_2 - \alpha_1) + A_2^2(\alpha_3 - \alpha_2)] \quad (4.18)$$

Se aprecia en (4.18) que solo queda por resolver el término de la multiplicación de las señales $V_1(t)$ y $V_2(t)$. En la figura 4.3 se muestra el resultado obtenido de esta multiplicación de señales.




Fig. 4.3 Multiplicación de dos formas de ondas. [25]

De lo observado en la figura 4.3, los límites de integración quedaran determinados por α_3 y α_2 , ya que $\alpha_3 > \alpha_2$. Por lo tanto, (4.18), quedaría de la siguiente forma.

$$V_{T,RMS}^2 = \frac{4}{2\pi} A_1^2 \left(\frac{\pi}{2} - \alpha_2 \right) + \frac{4}{2\pi} \int_{\alpha_1}^{\alpha_3} 2V_1(t)V_2(t) dt + \frac{4}{2\pi} [A_2^2(\alpha_2 - \alpha_1) + A_2^2(\alpha_3 - \alpha_2)] \quad (4.19)$$

Resolviendo (4.19),

$$V_{T,RMS}^2 = \frac{4}{2\pi} A_1^2 \left(\frac{\pi}{2} - \alpha_2 \right) - \frac{8}{2\pi} A_1 A_2 (\alpha_3 - \alpha_2) + \frac{4}{2\pi} [A_2^2(\alpha_2 - \alpha_1) + A_2^2(\alpha_3 - \alpha_2)] \quad (4.20)$$

Luego, simplificando se obtiene:

$$V_{T,RMS}^2 = \frac{4}{2\pi} A_1^2 \left(\frac{\pi}{2} - \alpha_2 \right) - \frac{4}{\pi} A_1 A_2 (\alpha_3 - \alpha_2) + \frac{2}{\pi} [A_2^2 (\alpha_2 - \alpha_1) + A_2^2 (\alpha_3 - \alpha_2)] \quad (4.21)$$

Ahora para obtener el valor RMS fundamental de $V(t)$, basta con sumar los valores RMS a frecuencia fundamental de $V_1(t)$ y $V_2(t)$. Anteriormente, en (4.14) se representa la expresión que describe el valor RMS fundamental de $V_1(t)$. Dicha expresión adquiere la siguiente forma.

$$V_{1,1\,rms} = \frac{4}{\sqrt{2}\pi} A_1 \cos(\alpha_2) \quad (4.22)$$

El desarrollo para obtener el valor RMS fundamental de $V_2(t)$ se detalla a continuación. Mediante análisis de Fourier, considerando (4.7) y debido a que la señal tiene simetría impar, el coeficiente a_n y el valor promedio (a_0) de la función se hacen cero. De este modo, la serie de Fourier queda determinada solo por el termino b_n descrito en (4.10) y adquiere la siguiente forma.

$$b_n = \frac{2}{2\pi} \int_0^{\frac{\pi}{2}} f(t) \sin(nt) dt \quad (4.23)$$

Luego, considerando simetría de cuarto de onda y los límites de integración correspondientes representados en la figura 4.2.

$$b_n = \frac{2}{2\pi} \cdot 4 \left[\int_{\alpha_1}^{\alpha_2} A_2 \sin(nt) dt + \int_{\alpha_2}^{\alpha_3} -A_2 \sin(nt) dt \right] \quad (4.24)$$

Simplificando la expresión anterior,

$$b_n = \frac{4A_2}{\pi} \left[\int_{\alpha_1}^{\alpha_2} \sin(nt) dt - \int_{\alpha_2}^{\alpha_3} \sin(nt) dt \right] \quad (4.25)$$

Resolviendo la integral,

$$b_n = \frac{4A_2}{\pi} \left[-\frac{1}{n} (\cos(n\alpha_2) - \cos(n\alpha_1)) - \left[-\frac{1}{n} (\cos(n\alpha_3) - \cos(n\alpha_2)) \right] \right] \quad (4.26)$$

$$b_n = \frac{4A_2}{n\pi} [\cos(n\alpha_1) - 2\cos(n\alpha_3) + \cos(n\alpha_3)] \quad (4.27)$$

Por lo tanto, el valor RMS a frecuencia fundamental de la señal $V_2(t)$ vendrá determinado por,

$$V_{2,1\text{ rms}} = \frac{4A_2}{\sqrt{2}\pi} [\cos(\alpha_1) - 2\cos(\alpha_3) + \cos(\alpha_3)] \quad (4.28)$$

Finalmente, para obtener el valor RMS fundamental de $V_T(t)$, considerando (4.22) y (4.28),

$$V_{T,1\text{ rms}} = V_{1,1\text{ rms}} + V_{2,1\text{ rms}} \quad (4.29)$$

Reemplazando,

$$V_{T,1\text{ rms}} = \frac{4}{\sqrt{2}\pi} A_1 \cos(\alpha_2) + \frac{4A_2}{\sqrt{2}\pi} [\cos(\alpha_1) - 2\cos(\alpha_3) + \cos(\alpha_3)] \quad (4.30)$$

Simplificando la expresión anterior,

$$V_{T,1\text{ rms}} = \frac{4}{\sqrt{2}\pi} [A_1 \cos(\alpha_2) + A_2(\cos(\alpha_1) - 2\cos(\alpha_3) + \cos(\alpha_3))] \quad (4.31)$$

Ahora, para obtener el valor THD de $V_T(t)$, reemplazando (4.21) y (4.31) en (4.2):

$$THD_{V_T} = \frac{\sqrt{\frac{2}{\pi} \left[A_1^2 \left(\frac{\pi}{2} - \alpha_2 \right) - 2A_1A_2 \cos(\alpha_3 - \alpha_2) + A_2^2(\alpha_2 - \alpha_1) + A_2^2(\alpha_3 - \alpha_2) \right] \dots \dots - \frac{8}{\pi^2} [A_1 \cos(\alpha_2) + A_2(\cos(\alpha_1) - 2\cos(\alpha_3) + \cos(\alpha_3))]^2}}{\frac{4}{\sqrt{2}\pi} [A_1 \cos(\alpha_2) + A_2(\cos(\alpha_1) - 2\cos(\alpha_3) + \cos(\alpha_3))]} \cdot 100 \quad (4.32)$$

Tabla 4.1 Restricciones sujetas para obtener THD_{min} , señal de 7 niveles. [25]

Restricciones	Expresión
Voltaje DC	$0 < V_{DC2} < V_{DC1} \leq 1$
Ángulos de disparo	$0 < \alpha_1 < \alpha_2 < \alpha_3 \leq \frac{\pi}{2}$
Componente fundamental del voltaje a la salida	$mG_{ac} = \frac{4}{\pi} [V_{DC1} \cos(\alpha_2) + V_{DC2} (\cos(\alpha_1) - 2 \cos(\alpha_3) + \cos(\alpha_3))]$
Índice de modulación	$0 < m \leq 1$

En (4.32), se presenta la expresión de THD para la suma de dos ondas cuadradas modificadas, con la finalidad de obtener una señal de 7 niveles de tensión en la salida del convertidor. Sin embargo, para asegurar un THD mínimo, la ecuación (4.32) debe estar sujeta a ciertas restricciones mencionadas en la tabla 4.1. Cabe destacar que el término de la componente fundamental del voltaje a la salida queda descrito por el índice de modulación m , en relación lineal con la ganancia propia de esta técnica de modulación G_{ac} .

4.4. Caracterización matemática: inversor MMSI de forma de onda de 7 niveles

4.4.1 THD_{v_o} inversor MMSI de forma de onda de 7 niveles

En esta sección se evalúa el THD de la señal de salida $v_o(t)$, generada por el MMSI, considerando que dicha señal está compuesta por la superposición de dos fuentes de voltaje de entrada en fase. Para ello, se parte del cálculo del valor eficaz total de la señal V_o y del valor eficaz de su componente fundamental $V_{o,1}$ a través de la siguiente expresión, considerando el circuito de la figura (4.4):

$$THD_{v_o} = \frac{\sqrt{V_o^2 - V_{o,1}^2}}{V_{o,1}} \cdot 100 \quad (4.33)$$




Fig. 4.4 Topología inversor MMSI.

Dado que el inversor cuenta con dos fuentes independientes, la componente fundamental $V_{o,1}$ se obtiene como la suma de los aportes individuales de cada fuente:

$$V_{o,1} = V_{o,1,1} + V_{o,2,1} \quad (4.34)$$

Remplazando la expresión de $V_{o,1}$ de la ecuación (4.34) en (4.33), se obtiene:

$$THD_{vo} = \frac{\sqrt{V_o^2 - (V_{o,1.1} + V_{o,2.1})^2}}{V_{o,1.1} + V_{o,2.1}} \cdot 100 \quad (4.35)$$

Donde a partir de las ecuaciones (4.22) y (4.28), el valor RMS a frecuencia fundamental de las señales $V_1(t)$ y $V_2(t)$, vendrá determinado por:

$$V_{o,1.1} = \frac{4V_{DC1}}{\sqrt{2}\pi} \cos(\alpha_2) \quad (4.36)$$

$$V_{o,2.1} = \frac{4V_{DC2}}{\sqrt{2}\pi} (\cos(\alpha_1) - 2\cos(\alpha_3) + \cos(\alpha_3)) \quad (4.37)$$

Se obtiene:

$$V_{o,1} = \frac{4}{\sqrt{2}\pi} [V_{DC1} \cos(\alpha_2) + V_{DC2} (\cos(\alpha_1) - 2\cos(\alpha_3) + \cos(\alpha_3))] \quad (4.38)$$

Por otra parte, el valor eficaz total de la señal puede calcularse a partir de su definición integral:

$$V_o^2 = \frac{1}{T} \int_0^T (V_{a,1} + V_{a,2})^2 dt \quad (4.39)$$

Lo que, al desarrollarse matemáticamente para esta topología considerando (4.21), da como resultado:

$$V_o^2 = \frac{2}{\pi} \left[V_{DC1}^2 \left(\frac{\pi}{2} - \alpha_2 \right) + V_{DC2}^2 (\alpha_2 - \alpha_1) + V_{DC2}^2 (\alpha_3 - \alpha_2) + 2V_{DC1}V_{DC2} \cos(\alpha_3 - \alpha_2) \right] \quad (4.40)$$

Este análisis está sujeto a las restricciones de la tabla (4.1).

4.4.2 Minimización de THD

Para el diseño de la técnica de modulación, mediante Matlab, se utiliza un comando llamado `fmincon` que minimiza funciones multivariantes no lineales. El desarrollo matemático expuesto anteriormente, determina las expresiones (4.36), (4.37) y (4.40) que representan a las funciones multivariantes no lineales a minimizar. De esta forma, la técnica de modulación otorga los valores óptimos de V_{DC} y α_i , con $i = 1, 2, 3, \dots$ para asegurar mínimo THD en el convertidor propuesto y una adecuada conmutación en los semiconductores, esto bajo las restricciones previamente definidas en la tabla (4.1).






Fig. 4.5 Modulación y señal resultante de 7 niveles. [25]

Para la modulación se emplea una señal sinusoidal que se compara con varios niveles fijos determinados por los ángulos de disparos α_i . Para el caso de un convertidor con 7 niveles de tensión distintos a la salida, como se muestra en la figura 4.5, durante el rango de tiempo en que el valor de la señal sinusoidal es menor que $\sin(\alpha_1)$ y mayor que $-\sin(\alpha_1)$ se obtiene el nivel 0, para el rango de tiempo en que el valor de la señal sinusoidal es mayor que $\sin(\alpha_1)$ y menor que $\sin(\alpha_2)$ se obtiene el nivel V_{DC2} , para el rango de tiempo en que el valor de la señal sinusoidal es mayor que $\sin(\alpha_2)$ y menor que $\sin(\alpha_3)$ se obtiene el nivel $V_{DC1} - V_{DC2}$, para el rango de tiempo en que la señal sinusoidal es mayor que $\sin(\alpha_3)$ se obtiene el nivel V_{DC1} , para el rango de tiempo en que la señal sinusoidal es menor que $-\sin(\alpha_1)$ y mayor que $-\sin(\alpha_2)$ se obtiene el nivel $-V_{DC2}$, para el rango de tiempo en que el valor de la señal sinusoidal menor que $-\sin(\alpha_2)$ y mayor que $-\sin(\alpha_3)$ se obtiene el nivel $-(V_{DC1} - V_{DC2})$, para el rango de tiempo en que el valor de la señal sinusoidal menor que $-\sin(\alpha_3)$ se obtiene el nivel $-V_{DC1}$. Esta lógica de comparación establece los umbrales de conmutación de los interruptores, generando así la forma de onda escalonada de 7 niveles.


La forma de onda obtenida tanto en tiempo como en frecuencia obtenida producto de la técnica de modulación se tiene en la figura 4.6 considerando $V_{DC1} = 1.0000 [V]$ y $V_{DC2} = 0.3284 [V]$ en la que se obtiene la forma de onda de salida V_{oa} con los 7 niveles aplicados.



(a)



(b)



(c)

Fig. 4.6 Formas de onda de salida MMSI, respectivos espectros armónicos normalizados $m = 1.0$

(a) $v_{dc1o}(t)$ y $v_{dc1o}(n)$, (b) $v_{dc2o}(t)$ y $v_{dc2o}(n)$, (c) $v_{oa}(t)$ y $v_{oa}(n)$.

En las figuras 4.6 (a) y (b), se representan señales que teóricamente provienen de las dos fuentes DC que componen el inversor, el contenido armónico de estas es alto debido a la forma de onda de las señales. En la figura 4.6 (c), se aprecia la forma de onda de salida del inversor MMSI con los 7 niveles requeridos. En este caso, el contenido armónico se reduce considerablemente, Esto se debe a que, por propiedades de simetría de la señal respecto al eje horizontal y su periodicidad, se eliminan los armónicos pares y sólo permanecen los armónicos impares del tipo $n = 2k + 1$, siendo este un comportamiento típico en señales simétricas.

Además, los armónicos impares de bajo orden como el 5° , 7° y 11° , aparecen con magnitudes relativamente altas, pero decrecientes, por lo que su impacto dependerá directamente del diseño del filtro de salida.

Los ángulos de disparo óptimos resultantes para obtener la minimización del THD de voltaje, se presentan en la tabla 4.2 para índice de modulación unitario.

Tabla 4.2 Valores óptimos obtenidos para convertidor de 7 niveles, para $m = 1.0$

Variable	Valor
α_1	8.7508°
α_2	27.6022°
α_3	50.7620°
V_{DC1}	1.0000
V_{DC2}	0.3284
THD_v	11.5237%

De la tabla 4.2 se observa que se cumple con las restricciones impuestas en el capítulo anterior. Donde, $0 < V_{DC2} < V_{DC1} \leq 1$ y $0 < \alpha_1 < \alpha_2 < \alpha_3 < 90^\circ$, para asegurar un THD mínimo a la salida del inversor. Además, con respecto al THD, este es 11.5% aproximadamente, considerando hasta el armónico 51. Por otro lado, considerando los valores de la tabla 4.2 y $m = 1.0$. La ganancia G_{ac} en la componente fundamental del inversor, considerando modulación unitaria, está dada por:

$$G_{ac} = \frac{4}{\pi} [V_{DC1} \cos(\alpha_2) + V_{DC2} (\cos(\alpha_1) - 2 \cos(\alpha_3) + \cos(\alpha_3))] = 1.065$$

Además, si se fijan los valores de las fuentes de voltajes V_{DCi} , con $i = 1$ y 2 , y se aplica un índice de modulación que varía entre 0 y 1, las variables de THD, los ángulos de disparos α_i y el voltaje de salida fundamental de $v_{dcio,1}$, con $i = 1$ y 3 , siguen el comportamiento representado en la figura 4.8.




Fig. 4.7 Índice de modulación en función

(a) THD_{v_o} (b) α_i (c) $v_{dcio,1}$

En la figura 4.7 se representa el comportamiento del índice de modulación en relación con tres variables clave: el THD de la señal de salida $v_o(t)$, los ángulos de disparo óptimos α_i y las componentes fundamentales de las señales $v_{dc1o,1}$ y $v_{dc2o,1}$.

En la figura 4.7 (a), se observa que el THD disminuye progresivamente conforme el índice de modulación aumenta. Esto indica que a medida que se utilizan más niveles en la salida, la señal se aproxima mejor a la forma senoidal ideal, reduciendo su contenido armónico.

En la figura 4.7 (b), se muestra cómo varían los ángulos de disparo α_1 , α_2 y α_3 en función de m . Cuando $\alpha_i = 90^\circ$, el inversor pierde niveles de salida, y la modulación se vuelve inefectiva, lo que se refleja en una menor variación del THD en ese rango. Este comportamiento sugiere una región no óptima para operar el inversor.

Por otro lado, en la Figura 4.7 (c) se presenta la evolución de las componentes fundamentales $v_{dc10,1}$ y $v_{dc20,1}$. Se destaca que $v_{dc20,1}$ se vuelve negativa para $m > 0.57$, lo cual es particularmente interesante, ya que implica una posible inversión del flujo de potencia desde la salida hacia una de las fuentes de voltaje, en este caso la asociada a V_{dc2} . Este fenómeno puede tener implicancias importantes en la dinámica de transferencia de energía y debe ser considerado cuidadosamente en el diseño del sistema. Cabe destacar que los voltajes fundamentales se representan en unidades por unidad, utilizando como base el valor máximo de $v_{dc10,1}$ dentro del rango de modulación. Esta normalización permite comparar fácilmente la contribución relativa de cada fuente en la generación de la componente fundamental de la señal de salida.

En resumen, los resultados obtenidos muestran que el índice de modulación óptimo para minimizar el THD se encuentra en torno a $m = 1.0$, logrando un THD de aproximadamente 11.5% con una salida de 7 niveles, lo cual valida el comportamiento esperado.

4.4.3 Caracterización matemática: Potencias activas por fase y trifásica

En este apartado se realiza el análisis de las potencias activas por fase y trifásica considerando la componente fundamental de la señal de salida del MMSI. Se parte del cálculo de impedancias, tensiones e intensidades efectivas, para finalmente determinar la potencia activa aportada por cada componente.




Fig. 4.8 Inversor multinivel multifuente trifásico

El análisis comienza con la componente fundamental de la señal de salida. Para esta frecuencia, se considera que la carga presenta un comportamiento RL lineal, por lo que su impedancia asociada está definida por:

$$Z_1 = \sqrt{R_L^2 + (\omega_0 L_L)^2} \quad (4.41)$$

Donde R_L representa la resistencia de carga, L_L la inductancia, y $\omega_0 = 2\pi f_0$ es la frecuencia angular para la componente fundamental.

A partir de esta impedancia, considerando para $V_{o,1}$ la ecuación (4.38), se puede calcular la corriente eficaz asociada a la fundamental como:

$$I_{o,1} = \frac{V_{o,1}}{Z_1} \quad (4.42)$$

El factor de potencia correspondiente se determina mediante la relación entre la resistencia y la impedancia total del circuito:

$$\cos(\phi_1) = \frac{R_L}{Z_1} \quad (4.43)$$

Finalmente, la potencia activa generada por esta componente por fase se expresa como:

$$P_{1,fase} = V_{o,1} I_{o,1} \cos(\phi_1) \quad (4.44)$$

Dado que se trata de un sistema trifásico balanceado, la potencia activa total entregada al sistema se obtiene por la suma de las tres fases:

$$P_{1,trifásica} = P_{1,fase a} + P_{1,fase b} + P_{1,fase c} \quad (4.45)$$

Y finalmente, Como las fases están balanceadas la potencia activa trifásica total se expresa como:

$$P_{1,trifásica} = 3 \cdot P_{1,fase} \quad (4.46)$$




Fig. 4.9 Potencia Activa por fase y trifásica en $p.u$ vs m

En la Figura 4.9 se representan las potencias activas por fase y trifásica normalizadas en unidades por unidad, utilizando como base de normalización la potencia activa máxima de una fase. Se observa que, como era de esperarse en un sistema balanceado, la potencia trifásica resulta ser tres veces la potencia de una fase en todo el rango del índice de modulación m .

4.4.4 Caracterización matemática: Potencias y corrientes de entrada DC

En esta sección se evalúa la relación entre la potencia activa entregada por cada fuente de tensión continua y su correspondiente contribución a la señal de salida del inversor MMSI. Se considera una eficiencia ideal (sin pérdidas por conmutación ni conducción), por lo que se asume que la potencia activa aportada por cada fuente coincide con la potencia activa entregada a la carga.

- Cálculo de la componente fundamental y su participación por fase

Para comenzar, se analiza el aporte de cada fuente de tensión sobre la componente fundamental de la señal de salida. Este estudio parte de la descomposición armónica de la forma de onda escalonada, producto de la modulación por ángulos aplicada al inversor.

La contribución fundamental de V_{o1} (alimentada por la fuente de mayor tensión A_1) se expresa mediante el coeficiente armónico:

$$S_{a1} = \frac{4}{\pi} \cos(\alpha_2) \quad (4.47)$$

Por su parte, la contribución de V_{o2} (fuente A_2) se representa como:

$$S_{a2} = \frac{4}{\pi} (\cos(\alpha_1) - 2 \cos(\alpha_3) + \cos(\alpha_5)) \quad (4.48)$$

Para cuantificar el efecto relativo de ambas fuentes, se define el cociente de tensiones:

$$K_1 = \frac{A_1}{A_2} \quad (4.49)$$

Con esto, se define la amplitud combinada y normalizada de la componente fundamental como:

$$a = K_1 \cdot S_{a1} + S_{a2} \quad (4.50)$$

Esta variable representa la suma ponderada de las contribuciones individuales de cada fuente en la componente fundamental. Es clave para estimar tanto la potencia activa como las corrientes que circularán por cada rama del inversor.

A partir de esta combinación, se puede definir el voltaje total en forma senoidal como:

$$V_o(t) = A_2 a \sin(\omega t) \quad (4.51)$$

Y la corriente en la carga se expresa como:

$$i_o(t) = \frac{A_2 \cdot a}{Z} \sin(\omega t + \phi) \quad (4.52)$$

Donde Z representa la impedancia de carga vista por la componente fundamental, y $\cos(\phi)$ es el factor de potencia correspondiente.

La potencia activa media resulta:

$$P_o(t) = \frac{A_2^2 \cdot a^2}{2Z} \cos(\phi) \quad (4.53)$$

La potencia activa de cada fuente se puede expresar como:

$$P_{o,i}(t) = \frac{A_2^2 \cdot K_i \cdot S_{ai} \cdot a}{2Z} \cos(\phi) \quad (4.54)$$

Y, por lo tanto, el valor de la potencia activa por fuente normalizada es:

$$P_{o,i}(pu) = \frac{K_i \cdot S_{ai}}{a} \quad (4.55)$$

Finalmente, la potencia total será la suma de los aportes por fuente:

$$P_{fase} = P_{o1} + P_{o2} \quad (4.56)$$

A partir de esta combinación, la potencia activa fundamental entregada por cada fuente se calcula como:

$$P_{o1} = \frac{A_2^2}{2Z} \cdot K_1 \cdot S_{a1} \cdot a \cdot \cos(\phi) ; P_{o2} = \frac{A_2^2}{2Z} \cdot S_{a2} \cdot a \cdot \cos(\phi) \quad (4.57)$$

Y, al tratarse de un sistema trifásico balanceado, se tiene:

$$P_{trifasica} = 3 \cdot P_{fase} \quad (4.58)$$

Para conocer cuánto aporta cada celda al total, se define la participación relativa:

$$P_{o1,pu} = \frac{K_1 \cdot S_{a1}}{a} ; P_{o2,pu} = \frac{S_{a2}}{a} \quad (4.59)$$

Estos coeficientes se utilizan en la estimación de corrientes y potencias en DC. A partir de esto, se puede determinar la corriente de entrada de cada fuente como:

$$I_{DC1} = \frac{P_{o1}}{A_1} ; \quad I_{DC2} = \frac{P_{o1}}{A_2} \quad (4.60)$$




Fig. 4.10 Distribución de potencia activa vs m

En la figura 4.10, se representa la distribución de potencia activa por fuente y total en unidades por unidad, normalizadas respecto al valor máximo de P_o . Esta normalización permite visualizar comparativamente la contribución relativa de cada fuente al total entregado por fase en función del índice de modulación.

Se observa que para valores de $m < 0.37$, la potencia activa es suministrada exclusivamente por la fuente V_{dc2} , ya que el ángulo de disparo α_2 aún no se encuentra activado. A partir de $m > 0.37$, la contribución de V_{dc1} comienza a incrementarse conforme se activan los ángulos superiores, lo que se refleja en el aumento de P_{o1} .

En particular, en $m = 0.45$, se produce un punto de equilibrio donde ambas fuentes aportan la misma cantidad de potencia activa. Este valor de modulación marca una transición: para $m < 0.45$, la fuente V_{dc2} entrega la mayor parte o incluso la totalidad de la potencia requerida; mientras que para $m > 0.45$, es la fuente V_{dc1} la que pasa a asumir un rol predominante en la entrega de potencia.

Posteriormente, a partir de $m > 0.57$, se evidencia que la V_{dc1} no solo entrega la potencia necesaria, sino que, además supera lo necesario para satisfacer la demanda de carga. Como consecuencia, la fuente V_{dc2} invierte su flujo de potencia y comienza a absorber energía del sistema, fenómeno conocido como regeneración. Esta condición se manifiesta en la gráfica mediante valores negativos de P_{o2} , lo cual ocurre de forma independiente al tipo de carga y únicamente condicionado por la modulación.

Este comportamiento es coherente con la lógica de operación de inversores multifuente asimétricos, en los cuales el nivel de voltaje de salida puede construirse mediante combinaciones diferenciales de fuentes. En este contexto, la etapa de modulación define, según los ángulos de disparo, qué fuente aporta o absorbe energía en cada intervalo de tiempo. Esta característica resalta la capacidad del inversor MMSI para distribuir dinámicamente el esfuerzo energético entre sus fuentes según el valor de m , optimizando la conversión y el uso de las fuentes disponibles.

- Relación entre la potencia total de salida y las fuentes DC

Por último, en esta sección se formula una relación directa entre la potencia activa de salida por fase y las potencias totales aportadas por las fuentes DC, sin recurrir al desglose por participación relativa. El desarrollo parte del conocimiento de la corriente eficaz que circula por la carga $I_L = I_o$, así como de las contribuciones fundamentales de tensión generadas por cada fuente, V_{o1} y V_{o2} , además del factor de potencia $\cos(\phi)$.

Bajo condiciones ideales:

$$P_{fase} = V_o I_o \cos(\phi) \quad (4.61)$$

$$P_{fase} = (V_{o1} + V_{o2}) I_o \cos(\phi) \quad (4.62)$$

$$P_{fase} = V_{o1} I_o \cos(\phi) + V_{o2} I_o \cos(\phi) \quad (4.63)$$

Bajo condiciones ideales de eficiencia (sin pérdidas por conmutación ni conducción), se asume un balance directo entre la potencia activa entregada por las fuentes de corriente continua y la potencia activa suministrada a la carga. Por lo tanto, se cumple la siguiente igualdad:

$$P_{fase} = P_{DC1} + P_{DC2} \quad (4.64)$$

Entonces, se puede calcular directamente la potencia aportada por cada fuente como:

$$P_{DC1} = V_{o1} I_o \cos(\phi) ; P_{DC2} = V_{o2} I_o \cos(\phi) \quad (4.65)$$

Tomando en cuenta que:

$$P_{DC1} = A_1 I_{DC1} ; P_{DC2} = A_2 I_{DC2} \quad (4.66)$$

Finalmente, al conocer los valores de tensión A_1 y A_2 , se puede estimar la corriente de entrada de cada fuente con:

$$I_{DC1} = \frac{V_{o1} I_o \cos(\phi)}{A_1} ; I_{DC2} = \frac{V_{o2} I_o \cos(\phi)}{A_2} \quad (4.67)$$

En general,

$$I_{DC1} = \frac{P_{DC1}}{A_1} ; I_{DC2} = \frac{P_{DC2}}{A_2} \quad (4.68)$$

Este procedimiento permite determinar las potencias y corrientes de entrada sin recurrir a factores de proporcionalidad de la componente de potencia fundamental, basándose únicamente en las magnitudes conocidas del análisis de la señal de salida.




Fig. 4.11 Distribución corrientes vs m

Del mismo modo, en la figura 4.11, se la evolución de las corrientes de entrada I_{DC1} e I_{DC2} en función del índice de modulación, también expresadas en p.u. respecto al valor máximo de la corriente entre ambas fuentes.

Se observa que, a medida que el índice de modulación aumenta, la fuente A_1 (asociada a I_{DC1}) asume progresivamente una mayor parte del esfuerzo de entrega de potencia. En cambio, la fuente A_2 incluso puede invertir flujo de potencia para $m > 0.57$. Este comportamiento confirma la flexibilidad del inversor MMSI para gestionar dinámicamente las contribuciones de cada fuente, optimizando el uso de energía en función de la demanda.

4.5. Discusión

Los resultados obtenidos en este capítulo validan que el inversor MMSI, operando con una carga fija y controlado mediante modulación por ángulos optimizados, permite generar una forma de onda escalonada de siete niveles con calidad superior a topologías multifuente tradicionales.

Previamente, en la Figura 4.6, se analizaron las formas de onda y espectros armónicos de las señales individuales provenientes de cada fuente, así como la forma de onda de salida del MMSI. Se evidenció que, si bien las señales individuales presentan alto contenido armónico, la señal de salida escalonada reduce considerablemente dicho contenido debido a su simetría impar y de media onda, eliminando todos los armónicos pares. El espectro resultante mostró que los armónicos dominantes corresponden a los órdenes 5° , 7° y 11° , con magnitudes decrecientes, y un THD calculado de 11.5% hasta el armónico 51.

En la Figura 4.7, se observa que el THD del voltaje de salida disminuye progresivamente con el aumento del índice de modulación, alcanzando un mínimo de 11.5% para $m = 1.0$. Esta condición se asocia al uso eficiente de los siete niveles disponibles, que permite aproximarse a una forma senoidal ideal. También se evidenció que cuando un ángulo alcanza los 90° , el inversor pierde niveles de salida y la modulación se vuelve inefectiva.

En la Figura 4.9, se muestra que la potencia activa trifásica es constante y equivalente a tres veces la potencia por fase a lo largo de todo el rango de m , como corresponde en un sistema balanceado. Esta relación confirma la consistencia del modelo con condiciones simétricas de carga.

En la Figura 4.10, se analiza la distribución de potencia entre las fuentes. Para $m < 0.37$, la fuente secundaria entrega toda la energía. A partir de $m = 0.37$, la fuente primaria comienza a contribuir. El punto de equilibrio se alcanza en $m = 0.45$, donde ambas fuentes aportan la misma cantidad de potencia. Para $m > 0.45$, la fuente primaria asume un rol dominante. Finalmente, para $m > 0.57$, la fuente secundaria invierte el flujo de potencia y comienza a absorber energía, lo que indica una transferencia de energía desde la fuente primaria hacia la secundaria a través del propio inversor.

La Figura 4.11 confirma este comportamiento al mostrar que la corriente de entrada de la fuente secundaria también se hace negativa para $m > 0.57$, lo que indica un flujo inverso. Por su parte, la fuente primaria asume progresivamente un mayor esfuerzo a medida que aumenta el índice de modulación. Esta redistribución confirma la capacidad del MMSI para gestionar dinámicamente el aporte de cada fuente, incluso cuando una de ellas absorbe energía entregada por la otra.

En conjunto, estos resultados validan que el inversor MMSI, operando bajo un esquema de control por ángulos de disparo optimizados para minimizar el THD del voltaje de salida, permite una conversión eficiente, escalonada y controlada, optimizando además la transferencia de energía entre fuentes en función del índice de modulación.

Capítulo 5. Pérdidas por conducción y conmutación en el inversor MMSI

5.1. Introducción

En este capítulo se analiza el comportamiento de las pérdidas por conducción y conmutación en el inversor MMSI, considerando condiciones de operación ideales como punto de partida. El objetivo principal es cuantificar el tiempo de conducción efectivo de los interruptores semiconductores y sus respectivos diodos antiparalelos. Esto permite estimar comparativamente el perfil de pérdidas por conducción y conmutación en función del tipo de tecnología utilizada.

El análisis se desarrolla mediante simulaciones en PSIM, utilizando dos tecnologías ampliamente aplicadas en electrónica de potencia: transistores IGBT de silicio (Si) y transistores MOSFET de carburo de silicio (SiC-MOSFET). La comparación se realiza bajo condiciones idénticas de carga, tensión de entrada y control por ángulos de disparo optimizados, correspondientes a un índice de modulación unitario.

Este estudio en condiciones ideales proporciona una referencia inicial del comportamiento de conducción de cada dispositivo, sirviendo como base para una posterior evaluación con modelos más realistas de pérdidas.

5.3. Pérdidas por conducción y conmutación en el inversor MMSI

Como punto de partida, se implementa en PSIM un inversor trifásico ideal con el objetivo de comparar la eficiencia entre el SiC MOSFET y el Si-IGBT, utilizando un control basado en ángulos de disparo optimizados.




Fig. 5.1 Topología del inversor MMSI

En esta simulación se consideran los ángulos de disparo correspondientes a un índice de modulación unitario, previamente obtenidos en capítulos anteriores. Los parámetros del circuito implementado (Figura 5.1) se presentan en la Tabla 5.1.

Tabla 5.1 Parámetros de simulación

Parámetros	Valor
V_{dc1}	455 [V]
V_{dc2}	149,422 [V]
R_L	5 [Ω]
L_L	10 [mH]
f	50 [Hz]
m	1.0
α_1	8.7508°
α_2	27.6022°
α_3	50.7620°

Para el estudio, se consideran dispositivos semiconductores que posean valores de operación de voltaje y corriente similares para una ajustada comparación.

- Módulo Si-IGBT RGS80TSX2DHR (1200V - 40A) [36]
- Módulo SiC MOSFET C3M0040120K (1200V - 48A). [37]

5.3.1 Determinación de los tiempos de conducción

Para iniciar el análisis, se determina el tiempo de retardo introducido por la carga inductiva en la corriente, a partir de la reactancia inductiva, la cual se expresa como:

$$X_L = 2\pi \cdot f \cdot L \quad (5.1)$$

Para los valores considerados, se obtiene:

$$X_L = 2\pi \cdot 50 [Hz] \cdot 10 [mH] = 3.1415 [\Omega] \quad (5.2)$$

Luego, se calcula el ángulo de desfase introducido por la carga, usando la siguiente expresión:

$$\theta = \tan^{-1} \left(\frac{X_L}{R} \right) \Rightarrow \theta = \tan^{-1} \left(\frac{3.1415 [\Omega]}{5 [\Omega]} \right) \approx 32.14^\circ \quad (5.3)$$

Con este ángulo, se determina el tiempo de retraso que presenta la forma de onda de la corriente respecto a la tensión:

$$t_{retraso} = \frac{\theta}{360^\circ} \cdot \frac{1}{f} \Rightarrow t_{retraso} = \frac{32.14}{360} \cdot \frac{1}{50 [Hz]} \approx 1.786 [ms] \quad (5.4)$$

Este tiempo de retardo se toma como referencia en dos puntos clave del ciclo: respecto a 0 radianes, como t_{r1} , y respecto a π radianes, como t_{r2} , figura 5.2.

Por otra parte, los tiempos de conducción se obtienen a partir de los ángulos de disparo α_i , los cuales están definidos en radianes y se transforman en instantes de tiempo absolutos mediante la expresión:

$$t_i = \frac{\alpha_i}{\omega}, \quad \text{donde } \omega = 2\pi f \quad (5.5)$$

Además, se considera el desfase introducido por la carga RL , representado por θ que provoca el retardo t_r previamente calculado. Este desfase afecta los instantes en que los interruptores entran en conducción o bloqueo.

Tabla 5.2 Ángulos definidos a lo largo de un ciclo

Ángulos α_i	
$\alpha_0 = 0$	$\alpha_9 = \frac{\pi}{2} + \alpha_1$
$\alpha_1 = 8.7508 \cdot \left(\frac{\pi}{180}\right)$	$\alpha_{10} = \frac{\pi}{2} + \alpha_2$
$\alpha_2 = 27.6022 \cdot \left(\frac{\pi}{180}\right)$	$\alpha_{11} = \frac{\pi}{2} + \alpha_3$
$\alpha_3 = 50.7620 \cdot \left(\frac{\pi}{180}\right)$	$\alpha_{12} = \frac{3\pi}{2}$
$\alpha_4 = \frac{\pi}{2}$	$\alpha_{13} = 2\pi - \alpha_3$
$\alpha_5 = \frac{\pi}{2} - \alpha_3$	$\alpha_{14} = 2\pi - \alpha_2$
$\alpha_6 = \frac{\pi}{2} - \alpha_2$	$\alpha_{15} = 2\pi - \alpha_1$
$\alpha_7 = \frac{\pi}{2} - \alpha_1$	$\alpha_{16} = 2\pi$
$\alpha_8 = \pi$	

Los 17 ángulos definidos a lo largo de un ciclo, presentados en la Tabla 5.2, se representan en la Figura 5.2. Estos valores permiten identificar con precisión los instantes en los que cada interruptor entra en conducción o se bloquea, lo cual resulta fundamental para la cuantificación de las pérdidas por conducción, ya que cada tramo temporal corresponde a una fase de operación del semiconductor.




Fig. 5.2 Señales de corriente y voltaje de salida en p.u.

A partir de los instantes de tiempo definidos anteriormente, se determina el tiempo de conducción de cada semiconductor y de su diodo correspondiente. El cálculo se realiza mediante operaciones de suma y resta entre los instantes temporales, considerando si el dispositivo conduce de manera continua o en intervalos separados dentro del ciclo. Esta descomposición es necesaria debido al carácter escalonado de la señal de salida y al desfase de la corriente en la carga inductiva RL, que generan transiciones asincrónicas entre los dispositivos.

Las expresiones de los tiempos de conducción se agrupan según la posición de cada interruptor en el ciclo, lo que permite identificar si la conducción es directa o discontinua. En algunos casos, la conducción ocurre en intervalos no consecutivos, lo que exige sumar múltiples tramos temporales para obtener la duración total de conducción.

Tabla 5.3 Tiempos de conducción interruptores

Interruptor	$t_{cond,IGBT}$	$t_{cond,diodo}$
U_1	$(t_6 - t_{r1})$	$(t_{r1} - t_2)$
U_1	$(t_{14} - t_{r2})$	$(t_{r2} - t_2)$
V_1	$(t_{13} - t_{11}) + (t_{15} - t_{14})$	$(t_{10} - t_9)$
V_1	$(t_5 - t_3) + (t_7 - t_6)$	$(t_2 - t_1)$
W_1	$(t_9 - t_6) + (t_{r2} - t_{10})$	$(t_2 - t_0) + (t_{11} - t_{r2}) + (t_{14} - t_{13}) + (t_{16} - t_{15})$
W_1	$(t_1 - t_0) + (t_{r1} - t_2) + (t_{16} - t_{14})$	$(t_3 - t_{r1}) + (t_6 - t_5) + (t_{10} - t_7)$

La Tabla 5.3 organiza las expresiones utilizadas para calcular los tiempos de conducción de cada componente, diferenciando entre los semiconductores y sus respectivos diodos. Esta forma de presentación facilita un análisis más estructurado de los esfuerzos de conducción individuales.

Tabla 5.4 Tiempos de conducción de interruptor y diodo

Interruptor	$t_{cond,semiconductor} [ms]$	$t_{cond,Diodo} [ms]$
U_1	6.6809	0.2522
U_2	6.6809	0.2522
V_1	5.4071	1.0473
V_2	5.4071	1.0473
W_1	2.2718	4.3407
W_2	2.2718	4.3407

Una vez determinados los tiempos de conducción individuales, los resultados se presentan en la Tabla 5.4. Esta tabla permite cuantificar el esfuerzo de conducción de cada interruptor, diferenciando claramente la contribución del semiconductor y la del diodo. Los valores obtenidos corresponden a la duración efectiva durante la cual cada componente conduce corriente en un ciclo completo de operación, considerando un índice de modulación unitario.

El cálculo de los tiempos de conducción para cada interruptor proporciona información que permite comparar cuantitativamente el esfuerzo de conducción individual, lo cual constituye la base para la estimación de pérdidas energéticas bajo condiciones ideales. Esta evaluación inicial representa un punto de partida esencial antes de incorporar modelos de pérdida no ideales en etapas posteriores del análisis.

5.3.3 Pérdidas por conducción en el Si-IGBT RGS80TSX2DHR


La expresión utilizada para calcular las pérdidas por conducción se presenta a continuación:

$$E_{disp_{IGBT}} = (V_T \cdot I_{c_{dc}} + I_{c_{ac}}^2 \cdot R_T) \cdot t_{cond,IGBT} \quad (5.6)$$


Siendo

- V_T : Voltaje umbral del IGBT [V]
- $I_{c_{dc}}$: Corriente DC conducida en el IGBT [A]
- $I_{c_{ac}}$: Corriente AC conducida en el IGBT [A]
- R_D : Resistencia del IGBT [Ω]
- $t_{cond,IGBT}$: Tiempo que conduce el IGBT [s]

S1.Iu1



S1.Iv1



S1.Iw1




Fig. 5.3 Corriente conducida por los semiconductores


(a) I_{U1} (b) I_{V1} (c) I_{W1}

Considerando las corrientes conducidas por los IGBTs de Si I_{U1} , I_{V1} y I_{W1} , se observa que tanto los tiempos de conducción como las corrientes resultan simétricos respecto a los interruptores I_{U2} , I_{V2} e I_{W1} respectivamente. Las componentes de corriente continua (I_{cdc}) y alterna (I_{cac}) para cada interruptor se presentan en la Tabla 5.5, obtenidas mediante simulación en PSIM.


Tabla 5.5 Corrientes RMS y DC de los interruptores.

Interruptor	$I_{cdc} [A]$	$I_{cac} [A]$
U_1	19.6310	36.9327
U_2	19.6310	36.9327
V_1	16.2527	34.5051
V_2	16.2527	34.5051
W_1	-3.35692	28.5262
W_2	-3.35692	28.5262

El voltaje umbral del IGBT de Si se obtiene de la hoja de datasheet [36], la cual presenta la figura 5.4 (a) y (b) para calcular V_T a una temperatura de 125°C:



(a)



(b)

Fig. 5.4 Comparación de Corriente conducida vs el voltaje entre colector emisor del IGBT de Si.

(a) 25 °C (b) 175 °C.

A partir de la Figura 5.4, se interpolan los valores de corriente para las diferentes temperaturas, con el fin de determinar el voltaje umbral a 125 °C. Los resultados obtenidos se presentan en la Tabla 5.6.

Tabla 5.6 Voltaje umbral V_T de los IGBT de Si

Interruptor	V_T [V] _{dc}
U_1	2.0905
U_2	2.0905
V_1	2.0238
V_2	2.0238
W_1	1.85980
W_2	1.85980

La resistencia R_T se determina aplicando la ley de Ohm, expresada de la siguiente forma:

$$R_T = \frac{V_T}{I_C} \quad (5.7)$$

Los valores calculados de R_T para cada interruptor se presentan en la Tabla 5.7.

Tabla 5.7 Resistencias R_T por interruptor IGBT Si

Interruptor	R_T [Ω]
U_1	0.056602
U_2	0.056602
V_1	0.058653
V_2	0.058653
W_1	0.065196
W_2	0.065196

Ahora, remplazando la ecuación 5.6 se obtiene la energía disipada en conducción por los IGBTs de Si:

$$E_{disp_{IGBT,U_1}} = ((2.0905 \cdot 19.6310 + 36.9327^2 \cdot 0.056602)) \cdot 6.6809 \cdot 10^{-3} \quad (5.8)$$

$$E_{disp_{IGBT,V_1}} = ((2.0238 \cdot 16.2527 + 34.5051^2 \cdot 0.058653)) \cdot 5.4071 \cdot 10^{-3} \quad (5.9)$$

$$E_{disp_{IGBT,W_1}} = ((1.8598 \cdot 3.35692 + 28.5262^2 \cdot 0.065196)) \cdot 2.2718 \cdot 10^{-3} \quad (5.10)$$

Además, por simetría se obtiene la tabla 5.8:

Tabla 5.8 Energía disipada por los IGBTs de Si

E_{disp}	Energía [J]
$E_{disp_{IGBT,U1}}$	0.789984
$E_{disp_{IGBT,U2}}$	0.789984
$E_{disp_{IGBT,V1}}$	0.555442
$E_{disp_{IGBT,V2}}$	0.555442
$E_{disp_{IGBT,W1}}$	0.134709
$E_{disp_{IGBT,W2}}$	0.134709

Por lo tanto, la energía disipada por los IGBTs de Si se expresa en (5.11), obteniéndose el valor mostrado en (5.12)

$$E_{disp_{IGBT,total}} = E_{disp_{IGBT,U1 \text{ y } U2}} + E_{disp_{IGBT,V1 \text{ y } V2}} + E_{disp_{IGBT,W1 \text{ y } W2}} \quad (5.11)$$

$$E_{disp_{IGBT,total}} = 2.960269 \text{ [J]} \quad (5.12)$$

Además, se considera la energía disipada por el diodo del IGBT en la etapa de conducción inversa, calculada mediante la ecuación (5.13):

$$E_{disp_{diodo,IGBT}} = (V_D \cdot I_{cdc} + I_{cac}^2 \cdot R_D) \cdot t_{cond,diodo} \quad (5.13)$$

Siendo

- V_D : Voltaje umbral del diodo del IGBT [V]
- I_{cdc} : Corriente DC conducida en el diodo del IGBT [A]
- I_{cac} : Corriente AC conducida en el diodo del IGBT [A]
- R_D : Resistencia del diodo del IGBT [Ω]
- $t_{cond,diodo}$: Tiempo que conduce el diodo del IGBT [s]

El voltaje umbral del diodo del IGBT se obtiene a partir de la hoja de datasheet[36], la cual presenta la figura 5.5 para el cálculo aproximado de V_D :




Fig. 5.5 Comparación de Corriente conducida vs el voltaje el diodo del IGBT de Si.

A partir de la Figura 5.5 se interpolan los valores de corriente para ambas temperaturas, obteniendo así a 125° los voltajes umbral presentados en la tabla 5.9.

Tabla 5.9 Voltaje V_D del diodo

Interruptor	V_D [V] dc
U_1	1.56295
U_2	1.56295
V_1	1.52880
V_2	1.52880
W_1	1.48565
W_2	1.48565

La resistencia R_D se determina aplicando la ley de Ohm, expresada como:

$$R_D = \frac{V_D}{I_C} \quad (5.14)$$

Obteniendo la tabla 5.10:

Tabla 5.10 Resistencias R_D por interruptor

Interruptor	R_T [Ω]
U_1	0.042319
U_2	0.042319
V_1	0.044306
V_2	0.044306
W_1	0.052080
W_2	0.052080

Con los valores de la Tabla 5.10, se determina la energía disipada en conducción por el diodo del IGBT de Si en la etapa del inversor:

$$E_{disp_{diodo,U1}} = ((1.56295 \cdot 19.6310 + 36.9327^2 \cdot 0.042319)) \cdot 0.2522 \cdot 10^{-3} \quad (5.15)$$

$$E_{disp_{diodo,V1}} = ((1.52880 \cdot 16.2527 + 34.5051^2 \cdot 0.044306)) \cdot 1.0473 \cdot 10^{-3} \quad (5.16)$$

$$E_{disp_{diodo,W1}} = ((1.48565 \cdot 3.35692 + 28.5262 \cdot 0.052080)) \cdot 4.3407 \cdot 10^{-3} \quad (5.17)$$

Además, por simetría se obtiene la tabla 5.11:

Tabla 5.11 Energía disipada en conducción por los diodos de cada interruptor

E_{disp}	Energía [J]
$E_{disp_{diodo,U1}}$	0.022296
$E_{disp_{diodo,U2}}$	0.022296
$E_{disp_{diodo,V1}}$	0.081268
$E_{disp_{diodo,V2}}$	0.081268
$E_{disp_{diodo,W1}}$	0.205606
$E_{disp_{diodo,W2}}$	0.205606

A partir de estos valores se calcula la energía total disipada en los diodos de los IGBT de Si.”

$$E_{disp_{diodo,total}} = E_{disp_{diodo,U1 \text{ y } U2}} + E_{disp_{diodo,V1 \text{ y } V2}} + E_{disp_{diodo,W1 \text{ y } W2}} \quad (5.18)$$

$$E_{disp_{diodo,total}} = 0.044592 + 0.162537 + 0.411212 \quad (5.19)$$

$$E_{disp_{diodo,total}} = 0.618341 \text{ [J]} \quad (5.20)$$

5.3.4 Pérdidas por conducción en el SiC-MOSFET C3M0040120K

En el caso del SiC MOSFET C3M0040120K se utiliza la misma ecuación (5.6):

$$E_{disp,MOSFET} = (V_T \cdot I_{cdc} + I_{cac}^2 \cdot R_T) \cdot t_{cond,MOSFET} \quad (5.21)$$


Siendo

- V_T : Voltaje umbral del MOSFET [V]
- I_{cdc} : Corriente DC conducida en el MOSFET [A]
- I_{cac} : Corriente AC conducida en el MOSFET [A]
- R_D : Resistencia del MOSFET [Ω]
- $t_{cond,MOSFET}$: Tiempo que conduce el MOSFET [s]


Para calcular la energía disipada por conducción en el SiC MOSFET se considera el desfase de la corriente mostrada en la Figura 5.3

Se consideran las corrientes conducidas por los SiC MOSFET I_{U1} , I_{V1} y I_{W1} . Tanto los tiempos de conducción como las corrientes a través de ellos son simétricos respecto a los interruptores I_{U2} , I_{V2} y I_{W1} . Los valores de I_{cdc} e I_{cac} para cada interruptor se obtienen de la Tabla 5.5 mediante simulación en PSIM.

El voltaje umbral del SiC MOSFET se obtiene de la hoja de datos [37], la cual presenta la figura correspondiente para determinar el V_T a una temperatura de 125°C:



(a)



(b)

Fig. 5.6 Comparación de Voltaje DS vs corriente ID del SiC-MOSFET

(a) 25 °C (b) 175 °C.

En la Figura 5.6 se aproxima el valor de la corriente mediante interpolación de los valores para ambas temperaturas, obteniendo así los voltajes umbral a 125 °C que se presentan en la Tabla 5.12.

Tabla 5.12 Voltaje umbral V_T del SiC MOSFET

Interruptor	V_T [V] <i>dc</i>
U_1	2.0082
U_2	2.0082
V_1	1.9402
V_2	1.9402
W_1	1.7726
W_2	1.7726

La resistencia R_T se calcula aplicando la ley de Ohm, como se muestra en la siguiente expresión:

$$R_T = \frac{V_T}{I_C} \quad (5.22)$$

De este modo, se obtiene la Tabla 5.13:

Tabla 5.13 Resistencias R_T	
Interruptor	R_T [Ω]
U_1	0.054375
U_2	0.054375
V_1	0.056229
V_2	0.056229
W_1	0.062139
W_2	0.062139

A continuación, se determina la energía disipada por conducción en el SiC MOSFET para cada interruptor:

$$E_{disp_{MOSFET,U1}} = ((0.4153 \cdot 19.6310 + 36.9327^2 \cdot 0.054375)) \cdot 6.6809 \cdot 10^{-3} \quad (5.23)$$

$$E_{disp_{MOSFET,V1}} = ((0.3859 \cdot 16.2527 + 34.5051^2 \cdot 0.056229)) \cdot 5.4071 \cdot 10^{-3} \quad (5.24)$$

$$E_{disp_{MOSFET,W1}} = ((0.3185 \cdot 3.35692 + 28.5262^2 \cdot 0.062139)) \cdot 2.2718 \cdot 10^{-3} \quad (5.25)$$

Debido a la simetría del circuito, se obtiene la Tabla 5.14 con los valores correspondientes:

Tabla 5.14 Energía disipada por los SiC MOSFET

E_{disp}	Energía [J]
$E_{disp_{MOSFET,U1}}$	0.789984
$E_{disp_{MOSFET,U2}}$	0.789984
$E_{disp_{MOSFET,V1}}$	0.395898
$E_{disp_{MOSFET,V2}}$	0.395898
$E_{disp_{MOSFET,W1}}$	0.117303
$E_{disp_{MOSFET,W2}}$	0.117303

Por lo tanto, la energía disipada por los SiC MOSFETs:

$$E_{disp_{MOSFET,total}} = E_{disp_{MOSFET,U1 \text{ y } U2}} + E_{disp_{MOSFET,V1 \text{ y } V2}} + E_{disp_{MOSFET,W1 \text{ y } W2}} \quad (5.26)$$

$$E_{disp_{MOSFET,total}} = 2.126368 \text{ [J]} \quad (5.27)$$


La energía disipada por el diodo del SiC-MOSFET durante la conducción en corriente inversa se calcula mediante la siguiente expresión:

$$E_{disp_{diodo}} = (V_D \cdot I_{c_{dc}} + I_{c_{ac}}^2 \cdot R_D) * t_{cond,diodo} \quad (5.28)$$


Siendo

- V_D : Voltaje umbral del diodo del MOSFET [V]
- $I_{c_{dc}}$: Corriente DC conducida en el diodo del MOSFET [A]
- $I_{c_{ac}}$: Corriente AC conducida en el diodo del MOSFET [A]
- R_D : Resistencia del diodo del MOSFET [Ω]
- $t_{cond,diodo}$: Tiempo que conduce el diodo del MOSFET [s]

El voltaje umbral del diodo del SiC-MOSFET se obtiene del datasheet [37], cuya figura correspondiente permite calcular V_D a una temperatura de 125 °C.



(a)



(b)
Fig. 5.7 Comparación de Corriente con vs el voltaje el diodo del SiC-MOSFET
 (b) 25 °C (b) 175 °C.

En la Figura 5.7 se aproxima el valor de la corriente mediante interpolación de los valores para ambas temperaturas, obteniéndose así los voltajes umbral a 125 °C que se presentan en la Tabla 5.15.

Tabla 5.15 Voltajes umbral V_D diodo del SiC-MOSFET

Interruptor	V_D [V] $_{dc}$
U_1	2.0605
U_2	2.0605
V_1	1.9462
V_2	1.9462
W_1	1.6511
W_2	1.6511

La resistencia equivalente R_D del diodo se determina aplicando la ley de Ohm, según la siguiente expresión:

$$R_D = \frac{V_D}{I_C} \quad (5.29)$$

De esta manera, se obtiene la Tabla 5.16:

Tabla 5.16 Resistencias R_T del diodo del Sic MOSFET

Interruptor	R_T [Ω]
U_1	0.055791
U_2	0.055791
V_1	0.056403
V_2	0.056403
W_1	0.057880
W_2	0.057880

Con los valores obtenidos, se calcula la energía disipada por conducción en el diodo del SiC-MOSFET durante la etapa de inversor, como se muestra a continuación:

$$E_{disp_{diodo,U_1}} = ((2.0605 \cdot 19.6310 + 36.9327^2 \cdot 0.055791)) \cdot 0.2522 \cdot 10^{-3} \quad (5.30)$$

$$E_{disp_{diodo,V_1}} = ((1.9462 \cdot 16.2527 + 34.5051^2 \cdot 0.056403)) \cdot 1.0473 \cdot 10^{-3} \quad (5.31)$$

$$E_{disp_{diodo,W_1}} = ((1.6511 \cdot 3.35692 + 28.5262^2 \cdot 0.057880)) \cdot 4.3407 \cdot 10^{-3} \quad (5.32)$$

Además, por simetría se obtiene la tabla 5.17, con la energía disipada por interruptor:

Tabla 5.17 Energía disipada por conducción en el diodo de los SiC-MOSFET

E_{disp}	Energía [J]
$E_{disp_{diodo,U_1}}$	0.029394
$E_{disp_{diodo,U_2}}$	0.029394
$E_{disp_{diodo,V_1}}$	0.103457
$E_{disp_{diodo,V_2}}$	0.103457
$E_{disp_{diodo,W_1}}$	0.228503
$E_{disp_{diodo,W_2}}$	0.228503

Por lo tanto, la energía total disipada por conducción en los diodos de los SiC-MOSFET se expresa como:

$$E_{disp_{diodo,total}} = E_{disp_{diodo,U_1 y U_2}} + E_{disp_{diodo,V_1 y V_2}} + E_{disp_{diodo,W_1 y W_2}} \quad (5.33)$$

$$E_{disp_{diodo,total}} = 0.058788 + 0.206914 + 0.457007 \quad (5.34)$$

$$E_{disp_{diodo,total}} = 0.722709 \text{ [J]} \quad (5.35)$$

5.3.5 Pérdidas por conmutación en el Si-IGBT RGS80TSX2DHR

Finalmente, las pérdidas asociadas a los procesos de encendido y apagado del IGBT de silicio se calculan mediante la siguiente expresión:

$$E_{SW_{IGBT}} = 0.5 \cdot V_D \cdot I_0 \cdot f_{SW} \cdot (t_{c(on)} + t_{c(off)}) \quad (5.36)$$

Donde:

- V_D : Voltaje directo en el switch del IGBT [V]
- I_0 : Corriente en el IGBT [A]
- f_{SW} : frecuencia de conmutacion del IGBT [Hz]
- $t_{c(on)}$: Tiempo encendido del IGBT [s]
- $t_{c(off)}$: Tiempo de apagado del IGBT [s]

Por otra parte, las pérdidas por apagado del diodo del IGBT de Si, se calculan mediante la siguiente expresión

$$E_{SW_{diodo}} = 0.5 \cdot V_D \cdot I_D \cdot (t_{d(off)}) \quad (5.37)$$

Donde:

- V_D : Voltaje directo del diodo del IGBT [V]
- I_D : Corriente en el diodo del IGBT [A]
- $t_{d(off)}$: Tiempo de apagado del diodo del IGBT [s]

La Tabla 5.18 presenta los valores de voltaje directo que pueden encontrarse en los terminales de los IGBT, dependiendo del nivel de voltaje de bloqueo aplicado en el inversor en un instante específico.

Tabla 5.18 Valores de voltajes directos V_D posibles aplicados en el IGBT

V_D [V]
V_{DC1}
$V_{DC1} - V_{DC2}$
V_{DC2}
0
$-V_{DC2}$
$-(V_{DC1} - V_{DC2})$
$-V_{DC1}$

Las corrientes I_0 correspondientes, son obtenidas previamente a partir de la Figura 5.3, mientras que las corrientes I_D se obtienen a través del datasheet [36] del dispositivo (tabla 5.19):

Tabla 5.19 Corrientes AC y RMS conducidas en el IGBT y en el diodo antiparalelo respectivamente

Interruptor	I_0 [A]	I_D [A]
U_1	36.9327	26.8685
U_2	36.9327	26.8685
V_1	34.5051	25.1025
V_2	34.5051	25.1026
W_1	28.5262	20.7528
W_2	28.5262	20.7528





Ahora a partir del datasheet [36], se obtienen los siguientes valores característicos de conmutación para el IGBT y su diodo antiparalelo:

$$\text{Rise time} = 40 \text{ [ns]} \quad (5.38)$$

$$\text{Fall time} = 371 \text{ [ns]} \quad (5.39)$$

$$\text{Reverse recovery time} = 337 \text{ [ns]} \quad (5.40)$$

Para determinar el número de conmutaciones de cada interruptor, se deben considerar tanto los procesos de encendido y apagado (ON/OFF) del IGBT como del diodo antiparalelo. Para ello, es necesario analizar las gráficas de corriente y de voltaje de bloqueo de los interruptores.



Time (s)

(a)

Time (s)

(b)




Fig. 5.8 Voltajes de bloque y Corrientes conducidas por el IGBTs de Si
(a) U_1 , (b) V_1 y (c) W_1

A partir de la Figura 5.8(a) se obtienen las conmutaciones ON y OFF tanto del IGBT como de su diodo antiparalelo. Dichas conmutaciones se resumen en las Tablas 5.20 y 5.21, correspondientes al interruptor U_1 y, por simetría, a U_2 .

Es importante destacar que, en algunos casos, aunque ocurra una conmutación ON u OFF, esta no necesariamente genera pérdidas, ya que no siempre se cumple la condición $V_D * I \neq 0$.

Tabla 5.20 Conmutaciones ON/OFF del IGBT (U_1 y U_2)

N°	V_D aplicado	Estado ON/OFF
1	No aplica	ON
2	$V_{DC1} - V_{DC2}$	OFF

Tabla 5.21 Conmutaciones ON/OFF del diodo antiparalelo (U_1 y U_2)

N°	V_D aplicado	Estado ON/OFF
1	No aplica	ON
2	No aplica	OFF

Aplicando estas condiciones de conmutación, se obtiene lo siguiente:

$$E_{SW_{IGBT,U_1 y U_2}} = 0.5 \cdot (455 - 149.422) \cdot 36.9327 \cdot 40 \text{ [ns]} \cdot 2 \quad (5.41)$$

$$E_{SW_{diodo,U_1 y U_2}} = 0 \quad (5.42)$$

Por lo tanto:

$$E_{SW_{U_1 y U_2}} = E_{SW_{IGBT,U_1 y U_2}} + E_{SW_{diodo,U_1 y U_2}} \quad (5.43)$$

$$E_{SW_{U_1 y U_2}} = 0.005981 + 0 = 0.004514 \text{ [J]} \quad (5.44)$$

A partir de la Figura 5.8(b) se obtienen las conmutaciones ON y OFF tanto del IGBT como de su diodo antiparalelo, correspondientes a los interruptores V_1 y V_2 . Dichas conmutaciones se resumen en las Tablas 5.22 y 5.23, respectivamente.

Tabla 5.22 Conmutaciones ON/OFF del IGBT (V_1 y V_2)

N°	V_D aplicado	Estado ON/OFF
1	V_{DC2}	ON
2	V_{DC2}	OFF
3	V_{DC2}	ON
4	V_{DC2}	OFF

Tabla 5.23 Conmutaciones ON/OFF del diodo antiparalelo (V_1 y V_2)

N°	V_D aplicado	Estado ON/OFF
1	No aplica	ON
2	V_{DC2}	OFF

Aplicando estas condiciones de conmutación, se obtiene lo siguiente:

$$E_{SW_{IGBT,V_1 y V_2}} = 0.5 \cdot 149.422 \cdot 34.5051 \cdot 2 \cdot (40 + 371) \text{ [ns]} \cdot 2 \quad (5.45)$$

$$E_{SW_{diodo,V_1 y V_2}} = 0.5 \cdot 149.422 \cdot 25.1025 \cdot 337 \text{ [ns]} \cdot 2 \quad (5.46)$$

Por lo tanto:

$$E_{SW_{V_1 y V_2}} = E_{SW_{IGBT,V_1 y V_2}} + E_{SW_{diodo,V_1 y V_2}} \quad (5.47)$$

$$E_{SW_{V_1 y V_2}} = 0.004238 + 0.001264 = 0.005502 \text{ [J]} \quad (5.48)$$

A partir de la Figura 5.8(c) se obtienen las conmutaciones ON y OFF tanto del IGBT como de su diodo antiparalelo, correspondientes a los interruptores W_1 y W_2 . Dichas conmutaciones se presentan en las Tablas 5.24 y 5.25, respectivamente.

Tabla 5.24 Conmutaciones ON/OFF del IGBT (W_1 y W_2)

N°	V_D aplicado	Estado ON/OFF
1	$V_{DC1} - V_{DC2}$	ON
2	V_{DC2}	OFF
3	V_{DC2}	ON
4	No aplica	OFF

Tabla 5.25 Conmutaciones ON/OFF del diodo antiparalelo (W_1 y W_2)

N°	V_D aplicado	Estado ON/OFF
1	No aplica	ON
2	V_{DC2}	OFF
3	No aplica	ON
4	V_{DC2}	OFF
5	No aplica	ON
6	$V_{DC1} - V_{DC2}$	OFF

Aplicando estas condiciones de conmutación, se obtiene lo siguiente:

$$E_{SW_{IGBT,W_1 y W_2}} = \left(\frac{0.5 \cdot ((455 - 149,422) + 149,422) \cdot 28.5262 \cdot 40 \text{ [ns]} + \dots}{0.5 \cdot (149,422) \cdot 28.5262 \cdot (371 \text{ [ns]})} \right) \cdot 2 \quad (5.49)$$

$$E_{SW_{diodo,W_1 y W_2}} = 0.5 \cdot (2 \cdot 149,422) + (455 - 149,422) \cdot 20.7528 \cdot 337 \text{ [ns]} \cdot 2 \quad (5.50)$$

Por lo tanto:

$$E_{SW_{W_1 y W_2}} = E_{SW_{IGBT,W_1 y W_2}} + E_{SW_{diodo,W_1 y W_2}} \quad (5.51)$$

$$E_{SW_{W_1 y W_2}} = 0.002101 + 0.004227 = 0.006328 \text{ [J]} \quad (5.52)$$

Por último, la energía total disipada durante los procesos de encendido y apagado de los dispositivos IGBT de silicio se expresa como:

$$E_{SW_{Total,IGBT}} = E_{SW_{U_{1,2}}} + E_{SW_{V_{1,2}}} + E_{SW_{W_{1,2}}} \quad (5.53)$$

$$E_{SW_{Total,IGBT}} = 0.016344 \text{ [J]} \quad (5.54)$$

5.3.6 Pérdidas por conmutación en el SiC-MOSFET C3M0040120K

En el SiC-MOSFET C3M0040120K, las pérdidas asociadas a los procesos de encendido y apagado se calculan mediante la siguiente expresión:

$$E_{SW_{MOSFET}} = 0.5 \cdot V_D \cdot I_0 \cdot f_{SW} \cdot (t_{c(on)} + t_{c(off)}) \quad (5.55)$$

Donde:

- V_D : Voltaje directo en el switch del MOSFET [V]
- I_0 : Corriente en el MOSFET [A]
- f_{SW} : frecuencia de conmutación del MOSFET [Hz]
- $t_{c(on)}$: Tiempo encendido del MOSFET [s]
- $t_{c(off)}$: Tiempo de apagado del MOSFET [s]

Por otra parte, las pérdidas asociadas al apagado del diodo del SiC-MOSFET se determinan mediante la siguiente expresión:

$$E_{SW_{diodo}} = 0.5 \cdot V_D \cdot I_D \cdot (t_{d(off)}) \quad (5.56)$$

Donde:

- V_D : Voltaje directo del diodo del MOSFET [V]
- I_D : Corriente en el diodo del MOSFET [A]
- $t_{d(off)}$: Tiempo de apagado del diodo del MOSFET [s]

Las corrientes I_0 correspondientes, son obtenidas previamente a partir de la Figura 5.3, mientras que las corrientes I_D se obtienen a través del datasheet [37] del dispositivo (tabla 5.26):

Tabla 5.26 Corrientes AC y RMS conducidas en el IGBT y en el diodo antiparalelo respectivamente

Interruptor	I_0 [A]	I_D [A]
U_1	36.9327	33.2709
U_2	36.9327	33.2709
V_1	34.5051	31.0838
V_2	34.5051	31.0838
W_1	28.5262	25.6990
W_2	28.5262	25.6990

Ahora a partir del datasheet [37], se obtienen los siguientes valores característicos de conmutación para el SiC-MOSFET:

$$Rise\ time = 19\ [ns] \quad (5.57)$$

$$Fall\ time = 10\ [ns] \quad (5.58)$$

$$Reverse\ recovery\ time = 35[ns] \quad (5.59)$$

Considerando las tensiones de bloqueo de la Tabla 5.18 y las gráficas de conducción de corriente de la Figura 5.8(a), se obtienen las conmutaciones ON y OFF correspondientes a los interruptores U_1 y U_2 resumidas en las tablas 5.27 y 5.28:

Tabla 5.27 Conmutaciones ON/OFF del MOSFET (U_1 y U_2)

N°	V_D aplicado	Estado ON/OFF
1	No aplica	ON
2	$V_{DC1} - V_{DC2}$	OFF

Tabla 5.28 Conmutaciones ON/OFF del diodo antiparalelo (U_1 y U_2)

N°	V_D aplicado	Estado ON/OFF
1	No aplica	ON
2	No aplica	OFF

Aplicando las condiciones de conmutación descritas, se obtiene:

$$E_{SW_{MOSFET, U_1 y U_2}} = 0.5 \cdot (455 - 149,422) \cdot 36.9327 \cdot 19\ [ns] \cdot 2 \quad (5.60)$$

$$E_{SW_{diodo, U_1 y U_2}} = 0 \quad (5.61)$$

Por lo tanto:

$$E_{SW_{U_1 y U_2}} = E_{SW_{MOSFET, U_1 y U_2}} + E_{SW_{diodo, U_1 y U_2}} \quad (5.62)$$

$$E_{SW_{U_1 y U_2}} = 0.000215 + 0.0 = 0.000215\ [J] \quad (5.63)$$

A partir de la Figura 5.8(b) se obtienen las conmutaciones ON y OFF tanto del MOSFET como de su diodo antiparalelo, correspondientes a los interruptores V_1 y V_2 . Dichas conmutaciones se resumen en las Tablas 5.29 y 5.30, respectivamente.

Tabla 5.29 Conmutaciones ON/OFF del MOSFET (V_1 y V_2)

N°	V_D aplicado	Estado ON/OFF
1	V_{DC2}	ON
2	V_{DC2}	OFF
3	V_{DC2}	ON
4	V_{DC2}	OFF

Tabla 5.30 Conmutaciones ON/OFF del diodo antiparalelo (V_1 y V_2)

N°	V_D aplicado	Estado ON/OFF
1	No aplica	ON
2	V_{DC2}	OFF

Aplicando estas condiciones de conmutación, se obtiene lo siguiente:

$$E_{SW_{MOSFET,V_1 y V_2}} = 0.5 \cdot (149,422) \cdot 34.5051 \cdot 2 \cdot (19 + 10) [ns] \cdot 2 \quad (5.64)$$

$$E_{SW_{diodo,V_1 y V_2}} = 0.5 \cdot (149,422) \cdot 31.0838 \cdot 35[ns] \cdot 2 \quad (5.65)$$

Por lo tanto:

$$E_{SW_{V_1 y V_2}} = E_{SW_{MOSFET,V_1 y V_2}} + E_{SW_{diodo,V_1 y V_2}} \quad (5.66)$$

$$E_{SW_{V_1 y V_2}} = 0.000299 + 0.000163 = 0.000462 [J] \quad (5.67)$$

A partir de la Figura 5.8(c) se obtienen las conmutaciones ON y OFF tanto del IGBT como de su diodo antiparalelo, correspondientes a los interruptores W_1 y W_2 . Dichas conmutaciones se presentan en las Tablas 5.31 y 5.32, respectivamente.

Tabla 5.31 Conmutaciones ON/OFF del MOSFET (W_1 y W_2)

N°	V_D	ON/OFF
1	$V_{DC1} - V_{DC2}$	ON
2	V_{DC2}	OFF
3	V_{DC2}	ON
4	No aplica	OFF

Tabla 5.32 Conmutaciones ON/OFF del diodo antiparalelo (W_1 y W_2)

N°	V_D	ON/OFF
1	No aplica	ON
2	V_{DC2}	OFF
3	No aplica	ON
4	V_{DC2}	OFF
5	No aplica	ON
6	$V_{DC1} - V_{DC2}$	OFF

Aplicando estas condiciones de conmutación, se obtiene lo siguiente:

$$E_{SW_{MOSFET, W_1 y W_2}} = \left(\frac{0.5 \cdot ((455 - 149,422) + 149,422) \cdot 28.5262 \cdot 19[ns] + \dots}{0.5 \cdot 149,422 \cdot 28.5262 \cdot 10} \right) \cdot 2 \quad (5.68)$$

$$E_{SW_{diodo, W_1 y W_2}} = 0.5 \cdot (2 \cdot 149,422) + (455 - 149,422) \cdot 25.6990 \cdot 35[ns] \cdot 2 \quad (5.69)$$

Por lo tanto:

$$E_{SW_{W_1 y W_2}} = E_{SW_{W_1 y W_2}} + E_{SW_{diodo, W_1 y W_2}} \quad (5.70)$$

$$E_{SW_{W_1 y W_2}} = 0.000289 + 0.000819 = 0.001108 [J] \quad (5.71)$$

Por último, la energía disipada por el encendido y apagado por los dispositivos SiC MOSFET es:

$$E_{SW_{Total, MOSFET}} = E_{SW_{U_1 y U_2}} + E_{SW_{V_1 y V_2}} + E_{SW_{W_1 y W_2}} \quad (5.72)$$

$$E_{SW_{Total, MOSFET}} = 0.001785 [J] \quad (5.73)$$

5.3.7 Eficiencia considerando Si-IGBT RGS80TSX2DHR.

La energía disipada total en el Si-IGBT RGS80TSX2DHR se calcula sumando las pérdidas por conducción y conmutación tanto del IGBT como de su diodo, por parte de los 6 dispositivos por fase:

$$E_{dispTotal} = E_{dispIGBT,total} + E_{dispdiodo,total} + E_{SWTotal,IGBT} \quad (5.74)$$

$$E_{E_{dispTotal}} = 2.960269 + 0.618341 + 0.016344 \quad (5.75)$$

$$E_{dispTotal} = 3.594954 [J] \quad (5.76)$$

Si se toma en cuenta la simulación de forma ideal creada en PSIM y una conexión en estrella, la energía en la carga es:

$$E_{carga} = \left(3 \cdot \frac{V_{L1} * I_{L1}}{\sqrt{3} * 2} \cdot \cos(\theta) \right) \cdot t_{periodo} \quad (5.78)$$

Tabla 5.33 Valores de carga en simulación IGBT de Si.

Símbolo	Variable	Valor
V_{L1}	Voltaje de línea en la Carga	838.788 [V]
I_{L1}	Corriente de línea AC en la Carga	82.0183 [A]
$\cos(\theta)$	Angulo de desfase de corriente	32.14°
$t_{periodo}$	Tiempo del periodo de onda	20 [ms]

Considerando los valores de simulación de la tabla 5.33:

$$E_{carga} = \left(3 \cdot \frac{838.394 * 81.9795}{\sqrt{3} \cdot 2} \cdot \cos(32.14) \right) \cdot 20 [ms] = 1008.021124[J] \quad (5.79)$$

La energía total entregada por las fuentes es:

$$E_{fuentes} = E_{carga} + E_{dispT,IGBT} \cdot 3 \quad (5.80)$$

$$E_{fuentes} = 1008.021124 + 3.594954 \cdot 3 \quad (5.81)$$

$$E_{fuentes} = 1018.8059860[J] \quad (5.82)$$

La eficiencia del inversor con IGBT de Si se determina como la razón entre la energía entregada a la carga y la energía total suministrada por las fuentes, según la expresión:

$$\eta = \frac{E_{fuentes}}{E_{fuentes}} \cdot 100 \quad (5.83)$$

$$\eta = \frac{1008.021124}{1018.8059860} \cdot 100 = 98.9414\% \quad (5.84)$$

5.3.8 Eficiencia considerando SiC-MOSFET C3M0040120K.

La energía disipada total en el SiC-MOSFET C3M0040120K se calcula sumando las pérdidas por conducción y conmutación tanto del IGBT como de su diodo, por parte de los 6 dispositivos por fase:

$$E_{dispTotal} = E_{dispMOSFET,total} + E_{dispdiodo,total} + E_{SWTotal,MOSFET} \quad (5.85)$$

$$E_{dispTotal} = 2.126368 + 0.722709 + 0.001785 \quad (5.86)$$

$$E_{E_{dispTotal}} = 2.850862 [J] \quad (5.87)$$

Si se toma en cuenta la simulación creada en PSIM que es exactamente igual que en el caso del IGBT, queda definida la ecuación:

$$E_{carga} = \left(3 \cdot \frac{838.394 \cdot 81.9795}{\sqrt{3} \cdot 2} \cdot \cos(32.14) \right) \cdot 20 [ms] = 1008.021124 [J] \quad (5.88)$$

La energía total entregada por las fuentes es de:

$$E_{fuentes} = E_{carga} + E_{dispT,Mosfet} \cdot 3 \quad (5.89)$$

$$E_{fuentes} = 1008.021124 + 2.850862 \cdot 3 \quad (5.90)$$

$$E_{fuentes} = 1016.573710 \quad (5.91)$$

La eficiencia del SiC-MOSFET se obtiene de la siguiente forma:

$$\eta = \frac{E_{carga}}{E_{fuentes}} \cdot 100 \quad (5.92)$$

$$\eta = \frac{1008.021124}{1016.573710} \cdot 100 = 99.1588\% \quad (5.93)$$

5.4. Discusión

El análisis comparativo entre los dispositivos IGBT de Si y el SiC-MOSFET resulta especialmente relevante en el contexto del inversor MMSI, cuya modulación basada en ángulos de disparo condiciona el balance de pérdidas y la eficiencia global. En este tipo de convertidores, el número limitado de transiciones de conmutación desplaza el peso de las pérdidas hacia la conducción, lo que convierte este aspecto en el eje central del análisis comparativo.

En primer lugar, las pérdidas por conducción son mayores en el IGBT respecto al MOSFET. Este último logra una reducción cercana al 20 %, lo que evidencia un mejor desempeño en este régimen de operación y un impacto positivo en la eficiencia global del sistema.

En cuanto a la conmutación, el SiC-MOSFET presenta una reducción notable, alcanzando valores cercanos al 90 % respecto al IGBT. No obstante, dado que el inversor MMSI utiliza una estrategia de modulación por ángulos de disparo, la baja frecuencia de conmutación atenúa la incidencia de esta ventaja en las pérdidas totales.

Al considerar de manera conjunta los efectos de conducción y conmutación, el SiC-MOSFET logra una disminución aproximada del 21 % en las pérdidas respecto al IGBT. En términos de eficiencia, esto se traduce en una mejora del orden de 0.2 puntos porcentuales. Aunque esta diferencia podría considerarse moderada, adquiere mayor relevancia en aplicaciones de alta potencia o funcionamiento continuo, donde la acumulación de pérdidas a lo largo del tiempo puede impactar de manera significativa en el rendimiento global.

De manera cuantitativa, el inversor MMSI alcanza una eficiencia global de 98.94 % con IGBT y 99.16 % con SiC-MOSFET, lo que confirma que, a pesar de las mayores pérdidas asociadas al número de interruptores en esta topología, los valores de rendimiento se mantienen en niveles muy elevados y competitivos.

No obstante, cabe destacar que la mejora observada no es lo suficientemente elevada como para establecer de manera categórica la superioridad del MOSFET en todos los escenarios. Factores como el costo, la disponibilidad y la complejidad de implementación deben ser considerados al momento de seleccionar la tecnología más conveniente.

En síntesis, el SiC-MOSFET ofrece un desempeño más eficiente en el inversor MMSI, principalmente gracias a la reducción de pérdidas por conducción, pero la magnitud de la mejora es limitada. Por ello, si bien representa un avance tecnológico, su conveniencia práctica dependerá del contexto de aplicación y de las restricciones económicas asociadas al diseño del sistema.

Capítulo 6. Pérdidas por conducción y conmutación en el inversor MSI tradicional

6.1. Introducción

En este capítulo se presenta el análisis de las pérdidas por conducción y conmutación en el inversor MSI tradicional. El estudio se desarrolla a partir de simulaciones en el software PSIM, considerando un modelo ideal de inversor trifásico controlado mediante modulación por vectores espaciales en lazo abierto.

El objetivo principal es cuantificar la energía disipada en los semiconductores de potencia, tanto en el IGBT de Si como en el MOSFET de SiC, para cada modo de operación, con el fin de evaluar su influencia en la eficiencia global del sistema. Este análisis permitirá establecer una comparación directa entre ambas tecnologías, aportando una base sólida para determinar sus ventajas y limitaciones en aplicaciones de conversión de potencia.

6.2. Pérdidas por conducción y conmutación en el inversor MSI tradicional

Para un primer estudio se realiza un circuito de inversor trifásico ideal en el programa PSIM para la comparación de eficiencia entre el SiC-MOSFET y el Si-IGBT mediante un control SVM en lazo abierto.




Fig. 6.1 Topología MSI tradicional

Para esta simulación se considera la técnica de modulación SVPWM y los parámetros del circuito implementado (Figura 6.1) se presentan en la tabla:

Tabla 6.1 Parámetros de simulación

Parámetros	Valor
V_{dc1}	834[V]
V_{dc2}	278 [V]
R_L	5 [Ω]
L_L	10 [mH]
f	50 [Hz]
f_{tri}	1050 [Hz]
m	1.0

Para el estudio se considera los siguientes dispositivos semiconductores, los cuales poseen valores de operación de voltaje y corrientes similares para una ajustada comparación.:

- Módulo Si-IGBT RGS80TSX2DHR (1200V - 40A). [36]
- Módulo SiC-MOSFET C3M0040120K (1200V - 48A). [37]

Para iniciar la comparación, es necesario obtener el tiempo de retardo que genera la carga inductiva en la corriente, la cual queda de la siguiente manera:

$$X_L = 2\pi \cdot f \cdot L \quad (6.1)$$

Para los valores considerados, se obtiene:

$$X_L = 2\pi \cdot 50 [Hz] \cdot 10 [mH] = 3.1415 [\Omega] \quad (6.2)$$

Luego, se calcula el ángulo de desfase introducido por la carga, usando la siguiente expresión:

$$\theta = \tan^{-1} \left(\frac{X_L}{R} \right) \Rightarrow \theta = \tan^{-1} \left(\frac{3.1415 [\Omega]}{5 [\Omega]} \right) \approx 32.14^\circ \quad (6.3)$$

Con este ángulo, se determina el tiempo de retraso que presenta la forma de onda de la corriente respecto a la tensión:

$$t_{retraso} = \frac{\theta}{360^\circ} * \frac{1}{f} \Rightarrow t_{retraso} = \frac{32.14}{360} \cdot \frac{1}{50[Hz]} \approx 1.786 [ms] \quad (6.4)$$

Por lo tanto, si consideramos que la frecuencia de la onda es de 50 [Hz] y que con esta frecuencia el ciclo demora 20 [ms], podemos concluir que el semiconductor conduce y está en ciclo positivo durante 10 [ms], quedando el tiempo real que se conduce corriente por el semiconductor igual a:

$$t_{cond} = 10 [ms] - 1.786 = 8.214 [ms] \quad (6.5)$$

6.2.1 Pérdidas por Conducción en el Si-IGBT RGS80TSX2DHR.

La fórmula para la obtención de las pérdidas por conducción es la siguiente:

$$E_{disp_{IGBT}} = (V_T \cdot I_{c_{dc}} + I_{c_{ac}}^2 \cdot R_T) \cdot t_{cond,IGBT} \quad (6.6)$$

Donde

- V_T : Voltaje umbral del IGBT [V]
- $I_{c_{dc}}$: Corriente DC conducida en el IGBT [A]
- $I_{c_{ac}}$: Corriente AC conducida en el IGBT [A]
- R_D : Resistencia del IGBT [Ω]
- $t_{cond,IGBT}$: Tiempo que conduce el IGBT [s]

El inversor MSI se tienen 3 modos de operación, por lo cual este análisis debe realizarse para cada uno de estos. Para el cálculo de la energía disipada por la conducción del IGBT de Si se toma en cuenta la corriente conducida por los dispositivos en las figuras 6.2, 6.3 y 6.4 para cada modo de operación respectivamente:




Fig. 6.2 Corriente conducida por interruptores $K_{A,2}$ y K_{4A} modo 1




Fig. 6.3 Corriente conducida por interruptores K_{1A} y $K_{A,2 y 3}$ modo 2




Fig. 6.4 Corriente conducida por interruptores K_{1A} y K_{A4} modo 3

El desfase de 32.14° , da un tiempo de atraso en la corriente con respecto al voltaje de aproximadamente 1.786 [ms] . De las figuras anteriores y mediante el programa PSIM, se tienen las corrientes I_{cdc} y I_{cac} en las siguientes tablas para el respectivo modo de operación:

Tabla 6.2 Corrientes en RMS y DC modo 1

Interrupor	$I_{cdc} \text{ [A]}$	$I_{cac} \text{ [A]}$
K_{1A}	0	0
K_{2A}	6.5882	13.5463
K_{3A}	6.5882	13.5463
K_{4A}	6.5882	13.5463

Tabla 6.3 Corrientes en RMS y DC modo 2

Interrupor	$I_{cdc} \text{ [A]}$	$I_{cac} \text{ [A]}$
K_{1A}	13.1797	27.2665
K_{2A}	13.1797	27.2665
K_{3A}	13.1797	27.2665
K_{4A}	0	0

Tabla 6.4 Corrientes en RMS y DC modo 3

Interrupor	$I_{cdc} \text{ [A]}$	$I_{cac} \text{ [A]}$
K_{1A}	20.0541	40.6520
K_{2A}	0	0
K_{3A}	0	0
K_{4A}	20.0541	40.6520

El voltaje umbral del IGBT de Si se obtiene de la hoja de datasheet [36], la cual presenta la figura 6.5 (a) y (b) para calcular V_T a una temperatura de 125°C :




Fig. 6.5 Comparación de Corriente conducida vs el voltaje entre colector emisor del IGBT de Si.

Se aproxima en la Figura 6.5 el valor de la corriente interpolando los valores para ambas temperaturas y así obtener a 125° los voltajes umbral en la siguiente tabla 6.5:

Tabla 6.5 Voltaje V_T IGBT modos de operación

Modo de operación	$V_{CE} [V]$ dc
Modo 1	1.4486
Modo 2	1.8203
Modo 3	2.1919

La resistencia R_T se calcula mediante ley de Ohm, la cual se expresa de la siguiente manera:

$$R_T = \frac{V_T}{I_C} \quad (6.7)$$

Obteniendo la tabla 6.6:

Tabla 6.6 Resistencias R_T por modo de operación

Modo de operación	$R_T [\Omega]$
Modo 1	0.106965
Modo 2	0.067204
Modo 3	0.053951

La energía disipada en conducción por cada IGBT de Si se calcula para cada interruptor y posteriormente se multiplica por 3, considerando las tres fases del sistema:

$$E_{disp_{IGBT,M1}} = (1.4486 \cdot 6.5882 + 13.5463^2 \cdot 0.106965) \cdot (8.214 + 1.7866 + 8.214) \cdot 10^{-3} \cdot 3 \quad (6.8)$$

$$E_{disp_{IGBT,M2}} = (1.8203 \cdot 13.179 + 27.2665^2 \cdot 0.067204) \cdot (8.214 + 1.7866 + 8.214) \cdot 10^{-3} \cdot 3 \quad (6.9)$$

$$E_{disp_{IGBT,M3}} = (2.1919 \cdot 20.0541 + 40.6520^2 \cdot 0.053951) \cdot (8.214 + 8.214) \cdot 10^{-3} \cdot 3 \quad (6.10)$$

Se obtiene la energía disipada por los IGBTs de Si en la tabla 6.7:

Tabla 6.7 Energía disipada por los IGBTs de Si

E_{disp}	Energía [J]
$E_{disp_{IGBT,M1}}$	1.608744
$E_{disp_{IGBT,M2}}$	4.022671
$E_{disp_{IGBT,M3}}$	6.553308

Además, se toma en consideración la energía que disipa el diodo de IGBT en la etapa de corriente inversa, la cual se determina mediante:

$$E_{disp_{diodo,IGBT}} = (V_D \cdot I_{cdc} + I_{cac}^2 \cdot R_D) * t_{cond,diodo} \quad (6.11)$$

Siendo

- V_D : Voltaje umbral del diodo del IGBT [V]
- I_{cdc} : Corriente DC conducida en el diodo del IGBT [A]
- I_{cac} : Corriente AC conducida en el diodo del IGBT [A]
- R_D : Resistencia del diodo del IGBT [Ω]
- $t_{cond,diodo}$: Tiempo que conduce el diodo del IGBT [s]

El voltaje umbral del diodo del IGBT se obtiene a partir de la hoja de datasheet [36], la cual se presenta a continuación para el cálculo aproximado de V_D :




Fig. 6.6 Comparación de Corriente conducida vs el voltaje el diodo del IGBT de Si.

Se aproxima en la Figura 6.6 el valor de la corriente interpolando los valores para ambas temperaturas y así obtener a 125° los voltajes umbral en la siguiente tabla 6.8:

Tabla 6.8 Voltaje V_D diodo modos de operación

Modo de operación	$V_{CE} [V]$ <i>dc</i>
Modo 1	1.3479
Modo 2	1.4724
Modo 3	1.5969

La resistencia R_D se calcula mediante ley de Ohm, la cual se expresa de la siguiente manera:

$$R_D = \frac{V_D}{I_C} \quad (6.12)$$

Obteniendo la tabla 6.9:

Tabla 6.9 Resistencias R_T por modo de operación

Modo de operación	R_T [Ω]
Modo 1	0.099530
Modo 2	0.054361
Modo 3	0.039305

Ahora con los valores obtenidos se calcula la energía disipada en conducción por el diodo del IGBT de Si en la etapa del inversor:

$$E_{disp_{diod,M1}} = (1.3479 \cdot 6.5882 + 13.5463^2 \cdot 0.099530) \cdot (1.7866 + 8.214 + 1.7866) \cdot 10^{-3} \cdot 3 \quad (6.13)$$

$$E_{disp_{diod,M2}} = (1.4724 \cdot 13.179 + 27.2665^2 \cdot 0.054361) \cdot (1.7866 + 8.214 + 1.7866) \cdot 10^{-3} \cdot 3 \quad (6.14)$$

$$E_{disp_{diod,M3}} = (1.5969 \cdot 20.0541 + 40.6520^2 \cdot 0.039305) \cdot (1.7866 + 1.7866) \cdot 10^{-3} \cdot 3 \quad (6.15)$$

Se obtiene la energía disipada por los diodos de los IGBTs de Si en la tabla 6.10:

Tabla 6.10 Energía disipada diodos

E_{disp}	Energía [J]
$E_{disp_{diod,M1}}$	0.968700
$E_{disp_{diod,M2}}$	2.105691
$E_{disp_{diod,M3}}$	1.038447

6.2.3 Pérdidas por Conducción en el SiC-MOSFET C3M0040120K

En el caso del SiC-MOSFET C3M0040120K se utiliza la ecuación:

$$E_{disp,MOSFET} = (V_T \cdot I_{cdc} + I_{cac}^2 \cdot R_T) \cdot t_{cond,MOSFET} \quad (6.16)$$


Siendo

- V_T : Voltaje umbral del MOSFET [V]
- I_{cdc} : Corriente DC conducida en el MOSFET [A]
- I_{cac} : Corriente AC conducida en el MOSFET [A]
- R_D : Resistencia del MOSFET [Ω]
- $t_{cond,Mosfet}$: Tiempo que conduce el MOSFET [s]


Para el inversor MSI y sus 3 modos de operación, el análisis debe realizarse para cada uno de estos. Para el cálculo de la energía disipada por la conducción del SiC MOSFET se toma en cuenta el desfase existente en la corriente en las figuras 6.2, 6.3 y 6.4.

Además, el desfase de 32.14° , da un tiempo de atraso en la corriente con respecto al voltaje de aproximadamente 1.786 [ms] . De las figuras anteriores y mediante el programa PSIM, se tienen las corrientes I_{cdc} y I_{cac} en las tablas 6.2, 6.3 y 6.4.

El voltaje umbral del SiC-MOSFET se consigue de la hoja de datasheet [37], la cual presenta la figura 6.7 (a) y (b) para calcular el V_T a una temperatura de 125°C :



(a)



(b)

Fig. 6.7 Comparación de Voltaje DS vs corriente ID del SiC- MOSFET

(a) 25°, (b) 175°.

Se aproxima en la Figura 6.7 el valor de la corriente interpolando los valores para ambas temperaturas y así obtener a 125° los voltajes umbral en la siguiente tabla 6.11:

Tabla 6.11 Voltaje V_T SiC MOSFET modos de operación

Modo de operación	$V_{CE} [V]$ <i>dc</i>
Modo 1	1.3528
Modo 2	1.7374
Modo 3	2.1124

La resistencia R_D se calcula mediante ley de Ohm, la cual se expresa de la siguiente manera:

$$R_D = \frac{V_D}{I_C} \quad (6.17)$$

Obteniendo la tabla 6.12:

Tabla 6.12 Resistencias R_T por modo de operación

Modo de operación	$R_T [\Omega]$
Modo 1	0.099865
Modo 2	0.063719
Modo 3	0.051963

Ahora, se obtiene la energía disipada en conducción por los SiC MOSFET por cada modo de operación:

$$E_{disp_{MOSFET,M1}} = (1.3528 \cdot 6.5882 + 13.5463^2 \cdot 0.09986) \cdot (8.214 + 1.7866 + 8.214) \cdot 10^{-3} \cdot 3 \quad (6.18)$$

$$E_{disp_{MOSFET,M2}} = (1.7374 \cdot 13.179 + 27.2665^2 \cdot 0.06371) \cdot (8.214 + 1.7866 + 8.214) \cdot 10^{-3} \cdot 3 \quad (6.19)$$

$$E_{disp_{MOSFET,M3}} = (2.1124 \cdot 20.0541 + 40.6520^2 \cdot 0.05196) \cdot (8.214 + 8.214) \cdot 10^{-3} \cdot 3 \quad (6.20)$$

Se obtiene la energía disipada por los Sic MOSFETs en la tabla 6.13:

Tabla 6.13 Energía disipada por los SiC MOSFET

E_{disp}	Energía [J]
$E_{disp_{MOSFET,M1}}$	1.488386
$E_{disp_{MOSFET,M2}}$	3.839812
$E_{disp_{MOSFET,M3}}$	6.319961


La energía que disipa el diodo del SiC-MOSFET en la etapa de corriente inversa se calcula de la siguiente manera:

$$E_{disp_{diodo,MOSFET}} = (V_D \cdot I_{cdc} + I_{cac}^2 \cdot R_D) \cdot t_{cond,diodo} \quad (6.21)$$


Siendo

- V_D : Voltaje umbral del diodo del MOSFET [V]
- I_{cdc} : Corriente DC conducida en el diodo del MOSFET [A]
- I_{cac} : Corriente AC conducida en el diodo del MOSFET [A]
- R_D : Resistencia del diodo del MOSFET [Ω]
- $t_{cond,diodo}$: Tiempo que conduce el diodo del MOSFET [s]

El voltaje umbral del diodo del SiC-MOSFET se obtiene a partir de la hoja de datasheet [37], la cual se presenta en la figura 6.8 (a) y (b) para calcular V_D a una temperatura de 125°C:



(a)



(b)

Fig. 6.8 Comparación de Corriente conducida vs el voltaje el diodo del SiC-MOSFET

(a) 25° (b) 175° .

Se aproxima en la Figura 5.19 el valor de la corriente interpolando los valores para ambas temperaturas y así obtener a 125° los voltajes umbral en la tabla 6.14:

Tabla 6.14 Voltaje V_D diodo modos de operación

Modo de operación	$V_{CE} [V]$ dc
Modo 1	0.9216
Modo 2	1.5898
Modo 3	2.2416

La resistencia R_D se calcula mediante ley de Ohm, la cual se expresa de la siguiente manera:

$$R_D = \frac{V_D}{I_C} \quad (6.22)$$

Obteniendo la tabla 6.15:

Tabla 6.15 Resistencias R_T por modo de operación

Modo de operación	$R_T [\Omega]$
Modo 1	0.068031
Modo 2	0.058304
Modo 3	0.055142

Ahora con los valores obtenidos se calcula la energía disipada en conducción por el diodo de los SiC MOSFETs:

$$E_{disp_{diod,M1}} = (0.9216 \cdot 6.5882 + 13.5463^2 \cdot 0.068031) \cdot (1.7866 + 8.214 + 1.7866) \cdot 10^{-3} \cdot 3 \quad (6.23)$$

$$E_{disp_{diod,M2}} = (1.5898 \cdot 13.179 + 27.2665^2 \cdot 0.058304) \cdot (1.7866 + 8.214 + 1.7866) \cdot 10^{-3} \cdot 3 \quad (6.24)$$

$$E_{disp_{diod,M3}} = (2.2416 \cdot 20.0541 + 40.6520^2 \cdot 0.055142) \cdot (1.7866 + 1.7866) \cdot 10^{-3} \cdot 3 \quad (6.25)$$

Se obtiene la energía disipada por los diodos de los SiC MOSFET en la tabla 6.16:

Tabla 6.16 Energía disipada por diodos

E_{disp}	Energía [J]
$E_{disp_{diod,M1}}$	0.656153
$E_{disp_{diod,M2}}$	2.273708
$E_{disp_{diod,M3}}$	1.458724

6.2.4 Pérdidas por Conmutación en el Si-IGBT RGS80TSX2DHR.

Por último, las pérdidas en los encendidos y apagados del IGBT de Si, vienen dados por:

$$E_{SW_{IGBT}} = 0.5 \cdot V_D \cdot I_0 \cdot f_{SW} \cdot (t_{c(on)} + t_{c(off)}) \quad (6.26)$$

Siendo

- V_D : Voltaje directo en el switch del IGBT [V]
- I_0 : Corriente en el IGBT [A]
- f_{SW} : frecuencia de conmutacion del IGBT [Hz]
- $t_{c(on)}$: Tiempo encendido del IGBT [s]
- $t_{c(off)}$: Tiempo de apagado del IGBT [s]

Por otra parte, las pérdidas por apagado del diodo del IGBT de Si, se calculan como:

$$E_{SW_{diodo}} = 0.5 \cdot V_D \cdot I_D \cdot (t_{d(off)}) \quad (6.27)$$

Donde:

- V_D : Voltaje directo del diodo del IGBT [V]
- I_D : Corriente en el diodo del IGBT [A]
- $t_{d(off)}$: Tiempo de apagado del diodo del IGBT [s]

En este caso el voltaje directo se obtiene del voltaje aplicado al inversor para cada modo de operación como se muestra en la tabla 6.17:

Tabla 6.17 Voltaje aplicado

Modo de operación	V_D [V]
Modo 1	V_{DC2}
Modo 2	$V_{DC1} - V_{DC2}$
Modo 3	V_{DC1}

Las corrientes correspondientes al IGBT de Si y a su diodo, obtenidas mediante simulación en PSIM para cada modo de operación, se presentan en la Tabla 6.18.

Tabla 6.18 Corrientes en el IGBT de Si y su diodo para cada modo de operación

Modo de operación	I_0 [A]	I_D [A]
Modo 1	13.5463	9.8524
Modo 2	27.2665	19.7047
Modo 3	40.6520	29.5570

La frecuencia se calculó a partir de las gráficas de corriente conducida por los interruptores y del voltaje de bloqueo, mostradas en las Figuras 6.2, 6.3 y 6.4 y en las Figuras 6.9, 6.10 y 6.11, respectivamente. Para este cálculo se consideraron los encendidos y apagados efectivos (causantes de pérdidas), tanto del interruptor como de su diodo.




Fig. 6.9 Voltaje de bloqueo interruptores $K_{A,2}$ y $K_{A,4}$ modo 1




Fig. 6.10 Voltaje de bloqueo interruptores $K_{A,1}$ y $K_{A,3}$ modo 2




Fig. 6.11 Voltaje de bloqueo interruptores $K_{A,1}$ y $K_{A,4}$ modo 3

A partir de las figuras anteriores se identifican las conmutaciones en un ciclo. En el caso de una modulación PWM clásica, la frecuencia de conmutación se obtiene a partir de la información presentada en la Tabla 6.1:

$$f_{sw} = \frac{1050}{50} = 21 [Hz] \quad (6.28)$$

Sin embargo, debido a la modulación SVM adaptada, se presentan cuatro conmutaciones menos por ciclo considerando todos los interruptores por fase. A partir del datasheet [36] del IGBT de Si, se obtienen los tiempos característicos de encendido y apagado:

$$Rise\ time = 40 [ns] \quad (6.29)$$

$$Fall\ time = 371 [ns] \quad (6.30)$$

$$Reverse\ recovery\ time = 337 [ns] \quad (6.31)$$

De este modo, las pérdidas totales de conmutación para cada modo de operación en el inversor, considerando los IGBT de Si y multiplicando por 3 debido a las tres fases, se expresan como:

$$E_{SW_{IGBT,modo\ 1}} = 0.5 \cdot V_{DC2} \cdot 13.5463 \cdot 17 \cdot (t_{c(on)} + t_{c(off)}) \cdot 3 \quad (6.32)$$

$$E_{SW_{IGBT,modo\ 2}} = 0.5 \cdot (V_{DC1} - V_{DC2}) \cdot 27.2665 \cdot 17 \cdot (t_{c(on)} + t_{c(off)}) \cdot 3 \quad (6.33)$$

$$E_{SW_{IGBT,modo\ 3}} = 0.5 \cdot V_{DC1} \cdot 40.6520 \cdot 17 \cdot (t_{c(on)} + t_{c(off)}) \cdot 3 \quad (6.34)$$

La energía disipada por la conmutación de los IGBT de Si se presenta en la Tabla 6.19.

Tabla 6.19 Energía disipada en la conmutación de los IGBT de Si

E_{disp}	Energía [J]
$E_{SW_{IGBT,modo\ 1}}$	0.039468
$E_{SW_{IGBT,modo\ 2}}$	0.158886
$E_{SW_{IGBT,modo\ 3}}$	0.355328

Las pérdidas totales por apagado del diodo del IGBT de Si para cada modo de operación se calcularon considerando 8 apagados efectivos y multiplicando por 3 debido a las tres fases:

$$E_{SW_{diodo,modo\ 1}} = 0.5 \cdot V_{DC2} \cdot 9.8524 \cdot 8 \cdot t_{d(off)} \cdot 3 \quad (6.35)$$

$$E_{SW_{diodo,modo\ 2}} = 0.5 \cdot (V_{DC1} - V_{DC2}) \cdot 19.7047 \cdot 8 \cdot t_{d(off)} \cdot 3 \quad (6.36)$$

$$E_{SW_{diodo,modo\ 3}} = 0.5 \cdot V_{DC1} \cdot 29.5570 \cdot 8 \cdot t_{d(off)} \cdot 3 \quad (6.37)$$

Se obtiene la energía disipada por los IGBTs de Si en la tabla 6.10:

Tabla 6.20 Energía disipada por el apagado del diodo de los IGBT de Si

E_{disp}	Energía [J]
$E_{SW_{diodo,modo\ 1}}$	0.011076
$E_{SW_{diodo,modo\ 2}}$	0.044305
$E_{SW_{diodo,modo\ 3}}$	0.099687

De este modo, se cuantifican las pérdidas de conmutación tanto en el IGBT como en su diodo para los distintos modos de operación, sirviendo de base para el cálculo de las pérdidas totales del inversor.

6.2.6 Pérdidas por Conmutación en el SiC MOSFET C3M0040120K.

En el caso del SiC MOSFET C3M0040120K, las pérdidas durante los procesos de encendido y apagado se determinan mediante la siguiente expresión:

$$E_{SW_{MOSFET}} = 0.5 \cdot V_D \cdot I_0 \cdot f_{SW} \cdot (t_{c(on)} + t_{c(off)}) \quad (6.38)$$

Donde:

- V_D : Voltaje directo en el switch del MOSFET [V]
- I_0 : Corriente en el MOSFET [A]
- f_{SW} : frecuencia de conmutacion del MOSFET [Hz]
- $t_{c(on)}$: Tiempo encendido del MOSFET [s]
- $t_{c(off)}$: Tiempo de apagado del MOSFET [s]

Por otra parte, las pérdidas por apagados del diodo del SiC MOSFET, se calculan como:

$$E_{SW_{diodo}} = 0.5 \cdot V_D \cdot I_D \cdot (t_{d(off)}) \quad (6.39)$$

Donde:

- V_D : Voltaje directo del diodo del MOSFET [V]
- I_D : Corriente en el diodo del MOSFET [A]
- $t_{d(off)}$: Tiempo de apagado del diodo del MOSFET [s]

En este caso, el voltaje directo corresponde al voltaje aplicado al inversor en cada modo de operación, tal como se presenta en la Tabla 6.21.

Tabla 6.21 Voltaje aplicado

Modo de operación	V_D [V]
Modo 1	V_{DC2}
Modo 2	$V_{DC1} - V_{DC2}$
Modo 3	V_{DC1}

Las corrientes correspondientes al SiC MOSFET y a su diodo, obtenidas para cada modo de operación, se presentan en la Tabla 6.22.

Tabla 6.22 Corrientes en el SiC MOSFET y su diodo

Modo de operación	I_o [A]	I_D [A]
Modo 1	13.5463	12.2068
Modo 2	27.2665	24.5679
Modo 3	40.6520	36.6396

La frecuencia de conmutación se determinó a partir de las gráficas de corriente conducida por los interruptores y del voltaje de bloqueo, mostradas en las Figuras 6.2, 6.3 y 6.4 y en las Figuras 6.9, 6.10 y 6.11, respectivamente. Para este cálculo se consideraron los encendidos y apagados efectivos (causantes de pérdidas), tanto en el interruptor como en su diodo.

A partir de las figuras anteriores se observan las conmutaciones en un ciclo. Si se empleara únicamente modulación PWM clásica, la frecuencia de conmutación se obtendría de la siguiente manera:

$$f_{sw} = \frac{1050}{50} = 21 [Hz] \quad (6.40)$$

Sin embargo, al aplicar modulación SVM adaptada, se reducen en 4 las conmutaciones por ciclo al considerar todos los interruptores por fase. Considerando los tiempos del datasheet [37].

$$Rise\ time = 19 [ns] \quad (6.41)$$

$$Fall\ time = 10 [ns] \quad (6.42)$$

$$Reverse\ recovery\ time = 35 [ns] \quad (6.43)$$

De esta forma, las pérdidas totales de conmutación para cada modo de operación en el inversor, considerando el SiC MOSFET, se expresan como:

$$E_{SW_{MOSFET,M1}} = 0.5 \cdot V_{DC2} \cdot 13.5463 \cdot 17 \cdot (t_{c(on)} + t_{c(off)}) \cdot 3 \quad (6.44)$$

$$E_{SW_{MOSFET,M2}} = 0.5 \cdot (V_{DC1} - V_{DC2}) \cdot 27.2665 \cdot 17 \cdot (t_{c(on)} + t_{c(off)}) \cdot 3 \quad (6.45)$$

$$E_{SW_{MOSFET,M3}} = 0.5 \cdot V_{DC1} \cdot 40.6520 \cdot 17 \cdot (t_{c(on)} + t_{c(off)}) \cdot 3 \quad (6.46)$$

La energía disipada por la conmutación de los SiC MOSFET se presenta en la Tabla 6.23.

Tabla 6.23 Energía disipada en la conmutación de los SiC MOSFET

E_{disp}	Energía [J]
$E_{SW_{MOSFET,modo\ 1}}$	0.002785
$E_{SW_{MOSFET,modo\ 2}}$	0.011212
$E_{SW_{MOSFET,modo\ 3}}$	0.025072

Las pérdidas totales por apagado del diodo del SiC MOSFET, considerando 8 apagados efectivos y multiplicando por 3 debido a las tres fases, se expresan como

$$E_{SW_{diodo,modo\ 1}} = 0.5 \cdot V_{DC2} \cdot 12.2039 \cdot 8 \cdot t_{d(off)} \cdot 3 \quad (6.47)$$

$$E_{SW_{diodo,modo\ 2}} = 0.5 \cdot (V_{DC1} - V_{DC2}) \cdot 24.5644 \cdot 8 \cdot t_{d(off)} \cdot 3 \quad (6.48)$$

$$E_{SW_{diodo,modo\ 3}} = 0.5 \cdot V_{DC1} \cdot 36.6234 \cdot 8 \cdot t_{d(off)} \cdot 3 \quad (6.49)$$

La energía disipada por el apagado del diodo del SiC MOSFET se presenta en la Tabla 6.24

Tabla 6.24 Energía disipada en el apagado del diodo de los SiC MOSFET

E_{disp}	Energía [J]
$E_{SW_{diodo,modo\ 1}}$	0.001425
$E_{SW_{diodo,modo\ 2}}$	0.005736
$E_{SW_{diodo,modo\ 3}}$	0.012828

6.2.8 Eficiencia considerando el Si-IGBT RGS80TSX2DHR.

La energía disipada total en el Si-IGBT RGS80TSX2DHR se calcula sumando las pérdidas por conducción y conmutación tanto del IGBT como de su diodo, para cada modo de operación, según la siguiente expresión:

$$E_{disp_{Total,M}} = E_{disp_{IGBT,M}} + E_{disp_{diod,M}} + E_{SW_{IGBT,modo}} + E_{SW_{diodo,modo}} \quad (6.50)$$

Tabla 6.25 Energía disipada total en el Modo de operación 1

E_{disp}	Energía [J]
$E_{disp_{IGBT,M1}}$	1.608744
$E_{disp_{diod,M1}}$	0.968700
$E_{SW_{IGBT,modo\ 1}}$	0.039468
$E_{SW_{diodo,modo\ 1}}$	0.011076

Tabla 6.26 Energía disipada total en el Modo de operación 2

E_{disp}	Energía [J]
$E_{disp_{IGBT,M2}}$	4.022671
$E_{disp_{diod,M2}}$	2.105691
$E_{SW_{IGBT,modo\ 2}}$	0.158886
$E_{SW_{diodo,modo\ 2}}$	0.044305

Tabla 6.27 Energía disipada total en el Modo de operación 3

E_{disp}	Energía [J]
$E_{disp_{IGBT,M3}}$	6.553308
$E_{disp_{diod,M3}}$	1.038447
$E_{SW_{IGBT,modo\ 3}}$	0.355328
$E_{SW_{diodo,modo\ 3}}$	0.099687

Luego, considerando las pérdidas obtenidas en las Tablas 6.25, 6.26 y 6.27, la Tabla 6.28 resume la energía total disipada en cada modo de operación.

Tabla 6.28 Energía disipada total por modo de operación

E_{disp}	Energía [J]
$E_{dispTotal,M1}$	2.627988
$E_{dispTotal,M2}$	6.331553
$E_{dispTotal,M3}$	8.046770

Si se toma en cuenta la simulación de forma ideal creada en PSIM y una conexión en estrella, nos da que la energía en la carga es de:

$$E_{carga} = \left(3 \cdot \frac{\hat{V}_{L1} \cdot \hat{I}_{L1}}{\sqrt{3} \cdot 2} \cdot \cos(\theta) \right) \cdot t_{periodo} \quad (6.51)$$

Tabla 6.29 Valores de carga en la simulación con el IGBT de Si

Símbolo	Variable	Modo 1	Modo 2	Modo 3
$\hat{V}_{L1}$	Voltaje de línea en la Carga	278.3380 [V]	556.6760 [V]	835.9990 [V]
$\hat{I}_{L1}$	Corriente de línea AC en la Carga	27.2060[A]	54.4120[A]	81.6257[A]
$\cos(\theta)$	Angulo de desfase de corriente	32.14°	32.14°	32.14°
$t_{periodo}$	Tiempo del periodo de onda	20 [ms]	20 [ms]	20 [ms]

Considerando los valores de simulación de la tabla 6.29 para el modo de operación 3 se tiene:

$$E_{carga} = \left(3 \cdot \frac{835.9990 \cdot 81.6257}{\sqrt{3} \cdot 2} \cdot \cos(32.14) \right) \cdot 20 [ms] = 1008.850426[J] \quad (6.52)$$

Tabla 6.30 Energía total en la carga según el modo de operación

Modo de operación	E_{carga} [J]
Modo 1	111.058908
Modo 2	444.235635
Modo 3	1008.850426

Con esto, la energía total entregada por las fuentes es de:

$$E_{fuentes} = E_{carga} + E_{dispTotal,M} \quad (6.53)$$

Tabla 6.31 Energía total entregada por las fuentes según el modo de operación

Modo de operación	$E_{fuentes} [J]$
Modo 1	113.686897
Modo 2	450.567189
Modo 3	1016.897196

La eficiencia del inversor con IGBT de Si se determina para cada modo de operación como la razón entre la energía entregada a la carga y la energía total suministrada por las fuentes, según la expresión:

$$\eta = \frac{E_{carga}}{E_{fuentes}} \cdot 100 \quad (6.54)$$

Tabla 6.32 Eficiencia del inversor con IGBT de Si para cada modo de operación

Modo de operación	$\eta \%$
Modo 1	97.6851
Modo 2	98.5935
Modo 3	99.2086

De este modo, los resultados obtenidos permiten establecer una referencia del comportamiento del IGBT de Si, la cual servirá para contrastar su rendimiento frente a otras tecnologías de conmutación.

6.2.9 Eficiencia considerando el SiC-MOSFET C3M0040120K.

La energía disipada total en el SiC MOSFET C3M0040120K se obtiene sumando las pérdidas por conducción y conmutación, tanto del MOSFET como de su diodo, para cada modo de operación, según la siguiente expresión:

$$E_{dispTotal,M} = E_{disp_{MOSFET,M}} + E_{disp_{diod,M1}} + E_{SW_{MOSFET,modo}} + E_{SW_{diodo,modo}} \quad (6.55)$$

Tabla 6.33 Energía disipada total en el Modo de operación 1 (SiC MOSFET)

E_{disp}	Energía [J]
$E_{dispMOSFET,M1}$	1.488386
$E_{dispdiod,M1}$	0.656153
$E_{SWIGBT,modo 1}$	0.002785
$E_{SWdiodo,modo 1}$	0.001425

Tabla 6.34 Energía disipada total en el Modo de operación 2 (SiC MOSFET)

E_{disp}	Energía [J]
$E_{dispMOSFET,M2}$	3.839812
$E_{dispdiod,M2}$	2.273708
$E_{SWIGBT,modo 2}$	0.011212
$E_{SWdiodo,modo 2}$	0.005736

Tabla 6.35 Energía disipada total en el Modo de operación 3 (SiC MOSFET)

E_{disp}	Energía [J]
$E_{dispMOSFET,M3}$	6.319961
$E_{dispdiod,M3}$	1.458724
$E_{SWIGBT,modo 3}$	0.025072
$E_{SWdiodo,modo 3}$	0.012828

Finalmente, considerando las pérdidas obtenidas en las Tablas 6.32, 6.33 y 6.34, se resume en la Tabla 6.35 la energía total disipada para cada modo de operación del SiC MOSFET.

Tabla 6.36 Energía disipada total por Modo de operación

E_{disp}	Energía [J]
$E_{dispTotal,M1}$	2.148749
$E_{dispTotal,M2}$	6.130468
$E_{dispTotal,M3}$	7.816585

Si se toma en cuenta la simulación crSeada en PSIM que es exactamente igual que en el caso del IGBT de si, se utiliza la tabla 6.30.

Con esto, la energía total entregada por las fuentes es:

$$E_{fuentes} = E_{carga} + E_{dispTotal,M} \quad (6.57)$$

Tabla 6.37 Energía total entregada por fuentes por Modo de operación

Modo de operación	$E_{fuentes} [J]$
Modo 1	113.207657
Modo 2	450.366103
Modo 3	1016.667011

La eficiencia del inversor con SiC MOSFET se determina para cada modo de operación como la razón entre la energía entregada a la carga y la energía total suministrada por las fuentes:

$$\eta = \frac{E_{carga}}{E_{fuentes}} * 100 \quad (6.58)$$

Tabla 6.38 Eficiencia del inversor con SiC MOSFET para cada modo de operación

Modo de operación	$\eta \%$
Modo 1	98.1030
Modo 2	98.6379
Modo 3	99.2313

Con estos resultados, es posible establecer posteriormente una comparación directa con el inversor basado en IGBT de Si.

6.3. Discusión

El análisis comparativo entre el Si-IGBT RGS80TSX2DHR y el SiC-MOSFET C3M0040120K, aplicados en el inversor MSI, evidencia diferencias significativas en términos de pérdidas y eficiencia. A partir de las simulaciones realizadas en los distintos modos de operación, se identificaron variaciones tanto en la conducción como en la conmutación de los dispositivos, lo que permite establecer las ventajas y limitaciones de cada tecnología bajo condiciones de trabajo específicas.

En el análisis del Modo 1, se observó que el MOSFET presentó una reducción notable tanto en las pérdidas de conducción como en las de conmutación respecto al IGBT. La disminución en conducción alcanzó aproximadamente un 16–17 %, mientras que en conmutación la reducción superó el 90 %. Esto se tradujo en una disminución global de pérdidas cercana al 18 %, confirmando que en condiciones de baja exigencia dinámica la tecnología MOSFET entrega un mejor desempeño energético. En este caso, la eficiencia del inversor fue de 97.68 % con IGBT de Si y 98.10 % con SiC-MOSFET.

En el Modo 2, la superioridad del MOSFET se mantuvo con una tendencia incluso más marcada. Las pérdidas de conducción resultaron alrededor de un 19 % menores en comparación con el IGBT, y las pérdidas de conmutación se redujeron nuevamente en más del 90 %. Al combinar ambos efectos, la reducción total de pérdidas alcanzó un 36 %, lo que evidencia que en escenarios donde las conmutaciones son más relevantes, la ventaja del MOSFET se hace aún más significativa. En este modo, la eficiencia global fue de 98.59 % con IGBT de Si y 98.63 % con SiC-MOSFET.

Por otro lado, en el Modo 3, las diferencias entre ambas tecnologías se reducen. En conducción, el MOSFET solo logra disminuir las pérdidas en torno a un 3–4 %, y además su diodo muestra un desempeño inferior frente al del IGBT, con mayores pérdidas asociadas. Sin embargo, en el comportamiento dinámico el MOSFET mantiene su ventaja, con reducciones cercanas al 93 % en el interruptor y superiores al 85 % en el diodo. Esto provoca que la reducción total de pérdidas en este modo sea de apenas un 3 %, lo que indica que en condiciones de mayor demanda de conducción las diferencias entre las tecnologías se atenúan. Aun así, la eficiencia alcanzada fue de 99.20 % con IGBT de Si y 99.23 % con SiC-MOSFET.

En cuanto a la eficiencia del inversor, se verificó que el uso de SiC-MOSFET permite alcanzar valores levemente superiores en todos los modos de operación. La diferencia más notoria se presentó en el primer modo, donde el MOSFET obtuvo una eficiencia mayor en 0.42 respecto al IGBT. En el segundo modo, la ventaja se redujo a 0.04, mientras que en el tercer modo fue de apenas 0.03. Aunque estas variaciones parecen pequeñas, resultan significativas en sistemas de alta potencia y operación continua, ya que implican una reducción sustancial en la disipación térmica y en las pérdidas energéticas acumuladas a lo largo del tiempo. Además, los resultados confirman que la eficiencia del inversor aumenta a medida que crece la potencia en la carga, alcanzando su punto más alto en el Modo 3, lo que refleja un funcionamiento óptimo de los dispositivos bajo condiciones de mayor exigencia energética.

Capítulo 7. Comparación topologías multifuente

7.1. Introducción

Este capítulo presenta una comparación sistemática entre las arquitecturas MSI y MMSI. El objetivo es contrastar su desempeño bajo condiciones de prueba equivalentes y con criterios cuantitativos consistentes, de modo que sea posible identificar con claridad los ámbitos en que cada topología ofrece ventajas técnicas.

La comparación se realiza a partir de resultados obtenidos mediante simulación y análisis analítico, manteniendo una carga trifásica RL constante, una frecuencia de conmutación fija y un barrido del índice de modulación en el rango de operación definido previamente, utilizando simulaciones en lazo abierto. En el caso del MSI, se emplea una estrategia de modulación por SVM, mientras que el MMSI opera con modulación por ángulos de disparo previamente optimizados. Se consideran dos tecnologías de semiconductores representativas de aplicaciones de potencia actuales: IGBT de Si y SiC-MOSFET, con sus correspondientes modelos de pérdidas por conducción y conmutación.

Los criterios de evaluación incluyen: (i) calidad de onda, medida a través del THD de tensión y corriente; (ii) pérdidas totales, desagregadas en conducción y conmutación por dispositivo; (iii) eficiencia eléctrica global; y (iv) distribución de potencia y su impacto en el aprovechamiento energético. Con este marco, el análisis no solo se centra en comparar magnitudes puntuales, sino también en caracterizar tendencias frente a variaciones del índice de modulación y en evaluar la robustez operativa de cada topología.

La estructura del capítulo es la siguiente: primero se resumen los parámetros y condiciones de simulación; luego se presentan los resultados de calidad de onda y eficiencia, seguidos por el análisis de pérdidas y de distribución de potencia. Finalmente, se ofrece una síntesis crítica que destaca ventajas, limitaciones y alcances de aplicación de cada arquitectura.

7.2. Resumen parámetros y condiciones de simulación

Con el fin de garantizar la comparabilidad entre ambas topologías, se establecieron condiciones de simulación equivalentes para el MSI y el MMSI, variando la estrategia de modulación, la arquitectura interna del inversor y los valores de las fuentes de alimentación. En la Tabla 7.1 se resumen los parámetros eléctricos, tecnológicos y de operación empleados en el análisis.

Tabla 7.1 Parámetros y condiciones de prueba

Parámetros	MSI	MMSI
Tipo de modulación	SVM	Ángulos de disparo optimizados
Configuración de carga	Trifásica RL	Trifásica RL
R_L	5 [Ω]	5 [Ω]
L_L	10 [mH]	10 [mH]
Frecuencia de salida f	50 [Hz]	50 [Hz]
Frecuencia de conmutación f_{tri}	1050 [Hz]	-
m	1.0	1.0
V_{dc1}	834 [V]	455 [V]
V_{dc2}	278 [V]	149,422 [V]
Ángulos de disparo	-	$\alpha_1 = 8.7508^\circ$, $\alpha_2 = 27.6022^\circ$, $\alpha_3 = 50.7620^\circ$
Dispositivos de potencia	IGBT (Si) y SiC-MOSFET	IGBT (Si) y SiC-MOSFET
Método de simulación	Lazo abierto	Lazo abierto

En el caso del MMSI, las fuentes mantienen la proporción $V_{dc1} = 1$ y $V_{dc2} = 0.3284 V_{dc1}$, mientras que en el MSI tradicional se emplea la relación $V_{dc2} = \frac{1}{3} V_{dc1}$. Dichas relaciones son propias de cada topología y se definen para garantizar un funcionamiento óptimo del inversor. En ambos casos, los valores absolutos de tensión fueron establecidos de manera que la potencia trifásica entregada a la carga se aproxime a 50 kW.

7.3. Comparación de eficiencia energética

La comparación de eficiencia se realizó para $m = 1.0$ en ambas topologías, considerando las tecnologías de potencia IGBT de Si y SiC-MOSFET. El cálculo se basó en una simulación ideal en PSIM, obteniendo las corrientes RMS y DC (promedio) en cada dispositivo. A partir de estas corrientes, y utilizando la información de las hojas de datos de los dispositivos evaluados, se determinaron los voltajes V_{CE} y V_D para el interruptor y su diodo antiparalelo respectivamente, así como la resistencia equivalente en conducción. Las pérdidas por conducción se calcularon considerando los tiempos de conducción obtenidos analíticamente para el inversor MMSI y a través de PSIM para el inversor tradicional, incluyendo la energía disipada tanto en el dispositivo como en su diodo antiparalelo durante los intervalos de conducción.

En cuanto a las pérdidas por conmutación, se consideraron la energía disipada de encendido y apagado de cada interruptor, así como la energía de apagado del diodo antiparalelo correspondiente. Todos estos valores se escalan según las condiciones de corriente obtenidas en la simulación y el voltaje de bloqueo aplicado en cada evento de conmutación. El cálculo se complementó considerando el número efectivo de transiciones ON/OFF en las que existe simultáneamente tensión y corriente, produciendo disipación. Finalmente, las pérdidas totales se calcularon sumando las contribuciones de conducción y conmutación de todos los dispositivos de cada fase en los respectivos inversores.

En el MSI, la estrategia de modulación SVM permitió operar con los niveles nominales de tensión en todo el ciclo fundamental, logrando un reparto uniforme de las pérdidas entre las celdas. En cambio, en el MMSI, la modulación por ángulos de disparo optimizados generó un patrón de conmutación distinto, afectando la proporción entre pérdidas de conducción y de conmutación.

Las Tablas 7.1, 7.2 y 7.3 resumen los resultados de pérdidas y la eficiencia calculada para cada combinación de tecnología de potencia para el inversor MSI, mientras que la tabla 7.4 resume los resultados en cuanto al inversor MMSI.

7.3.1 Resultados del inversor MSI tradicional

En las Tablas 7.2, 7.3 y 7.4 se resumen las pérdidas y la eficiencia obtenida para el inversor MSI considerando sus tres modos de operación, así como la comparación entre las tecnologías IGBT de Si y SiC-MOSFET.

Tabla 7.2 Pérdidas totales y eficiencia inversor MSI modo de operación 1

Tecnología	$E_{disp,cond}$ [J]	$E_{disp,SW}$ [J]	$E_{disp,TOTAL}$ [J]	Eficiencia [%]
IGBT de Si	2.577444	0.050544	2.627988	97.6851
SiC-MOSFET	2.144539	0.004210	2.148749	98.1030

Tabla 7.3 Pérdidas totales y eficiencia inversor MSI modo de operación 2

Tecnología	$E_{disp,cond}$ [J]	$E_{disp,SW}$ [J]	$E_{disp,TOTAL}$ [J]	Eficiencia [%]
IGBT de Si	6.128362	0.203191	6.331553	98.5935
SiC-MOSFET	6.113520	0.016948	6.130468	98.6379

Tabla 7.4 Pérdidas totales y eficiencia inversor MSI modo de operación 3

Tecnología	$E_{disp,cond}$ [J]	$E_{disp,SW}$ [J]	$E_{disp,TOTAL}$ [J]	Eficiencia [%]
IGBT de Si	7.591755	0.455015	8.046770	99.2086
SiC-MOSFET	7.778685	0.037900	7.816585	99.2313

Se observa que:

Modo 1 (≈ 17 kW): el SiC-MOSFET presenta una reducción de pérdidas respecto al IGBT cercana al 18%. Las pérdidas en conducción disminuyen entre un 16–17%, mientras que en conmutación la reducción supera el 90%. La eficiencia del inversor alcanza un 98.10% con MOSFET y un 97.69% con IGBT.

Modo 2 (≈ 33 kW): las pérdidas de conducción se reducen alrededor de un 19% y las de conmutación nuevamente superan el 90%, resultando en una disminución global de pérdidas de un 36%. La eficiencia obtenida es de 98.64% con MOSFET y 98.59% con IGBT.

Modo 3 (≈ 50 kW): las diferencias se reducen, con una disminución de pérdidas de conducción en torno a un 3–4% a favor del MOSFET. En conmutación, la reducción alcanza aproximadamente el 93% en el interruptor y sobre el 85% en el diodo. La eficiencia se sitúa en 99.23% con MOSFET y 99.21% con IGBT.

Visión global: en todos los modos, el MSI mantiene un rendimiento superior al 97.5%. El SiC-MOSFET muestra ventajas en baja y media carga por las reducciones en pérdidas de conmutación, mientras que en máxima carga ambos dispositivos presentan un desempeño prácticamente equivalente.

7.3.2 Resultados del inversor MMSI

En la Tabla 7.5 se muestran las pérdidas de conducción, pérdidas de conmutación, pérdidas totales y la eficiencia obtenida para el inversor MMSI al utilizar dispositivos IGBT de Si y SiC-MOSFET.

Tabla 7.5 Pérdidas totales y eficiencia inversor MMSI

Tecnología	$E_{disp,cond}$ [J]	$E_{disp,SW}$ [J]	$E_{disp,TOTAL}$ [J]	<i>Eficiencia</i> [%]
IGBT de Si	10.735830	0.049032	10.784862	98.941421
SiC-MOSFET	8.547231	0.004119	8.551350	99.158806

Se aprecia que las pérdidas de conducción representan el componente predominante frente a las de conmutación. Esto se debe a que, en el MMSI, la conmutación se realiza a través de ángulos de disparo fijos, reduciendo significativamente las pérdidas de conmutación en comparación con las de conducción.

Para el caso de los IGBT de Si, las pérdidas totales alcanzan los 10.78 J, lo que se traduce en una eficiencia aproximada del 98.94 %. En contraste, al emplear SiC-MOSFET, las pérdidas totales disminuyen hasta 8.55 J, logrando una eficiencia de 99.16 %.

En términos comparativos, se observa una mejora de aproximadamente 0.22 puntos porcentuales al utilizar SiC-MOSFET respecto a IGBT.

7.3.3 Análisis comparativo eficiencia energética de las topologías

Para establecer una comparación justa entre ambas topologías, se consideró únicamente el modo de operación 3 del MSI, ya que en dicho modo la potencia de salida alcanza los 50 kW, valor que corresponde al punto de operación del MMSI. De esta manera, ambos inversores se analizan bajo condiciones equivalentes.

En primer lugar, se observa que las pérdidas por conducción son mayores en el MMSI, alcanzando 10.73 J con IGBT y 8.55 J con SiC-MOSFET, en comparación con 7.59 J y 7.77 J obtenidos en el MSI, respectivamente. Esta diferencia se explica por la mayor cantidad de dispositivos en conducción en la topología multinivel multifuente.

Por otra parte, las pérdidas por conmutación muestran una clara ventaja en el MMSI, con reducciones significativas frente al MSI. En el caso de los IGBT, las pérdidas descienden de 0.455 J en el MSI a solo 0.049 J en el MMSI, mientras que en SiC-MOSFET se reducen de 0.038 J a 0.004 J. Este resultado confirma la capacidad del MMSI para disminuir el esfuerzo de conmutación debido a su mayor número de niveles de salida.

Sin embargo, al considerar las pérdidas totales el MSI logra un mejor desempeño, con valores de 8.04 J (IGBT) y 7.82 J (SiC-MOSFET), frente a los 10.78 J y 8.55 J del MMSI. Esta diferencia se refleja en la eficiencia global, donde el MSI alcanza 99.21% con IGBT y 99.23% con SiC-MOSFET, superando ligeramente al MMSI, que obtiene 98.94% y 99.16%, respectivamente.

En síntesis, el análisis demuestra que aunque el MMSI reduce de manera notable las pérdidas de conmutación, estas ventajas no logran compensar el incremento en las pérdidas por conducción, resultando en una eficiencia total marginalmente inferior a la del MSI en modo 3. No obstante, la diferencia de eficiencia es reducida, siendo de aproximadamente 0.3% con IGBT y apenas 0.1% con SiC-MOSFET, por lo que la elección entre ambas topologías dependerá de factores adicionales como robustez, escalabilidad, complejidad de control y adecuación a la aplicación específica.

Además de estas métricas energéticas, es relevante considerar que la calidad de onda constituye un aspecto fundamental en la comparación de topologías. Dado que el número de niveles de tensión en el MMSI es mayor, se espera una reducción significativa del contenido armónico y del THD, lo cual complementa la evaluación basada únicamente en pérdidas y eficiencia. De este modo, el análisis integral debe incorporar tanto la eficiencia energética como la calidad de la señal entregada al sistema, con el fin de determinar de manera más completa la conveniencia de cada configuración.

7.4. Comparación de calidad de onda

En esta sección se presenta la comparación de calidad de onda entre el inversor MSI en modo de operación 3 y el MMSI, ambos dimensionados para entregar una potencia de salida de 50 kW. La calidad de onda constituye un aspecto crítico en el desempeño de los inversores, ya que impacta directamente en el factor de potencia, las pérdidas por armónicos en la carga, la vida útil de los equipos asociados y la compatibilidad con normas de conexión a red.

Para evaluar este parámetro se consideraron las formas de onda de tensión y corriente en el lado de carga, además de los indicadores cuantitativos de Distorsión Armónica Total y contenido espectral de los primeros armónicos. Cabe señalar que, debido a la mayor cantidad de niveles de tensión generados por el MMSI, se espera una reducción significativa en la magnitud de los armónicos respecto al MSI, lo cual debería traducirse en un mejor desempeño en términos de suavidad de onda y aproximación a una señal senoidal ideal.

En las subsecciones siguientes se presentan los resultados de simulación y su correspondiente análisis comparativo, destacando los beneficios y limitaciones de cada topología desde la perspectiva de la calidad de señal.

7.4.1 Comparación de calidad de onda para $m = 1.0$

El análisis de la calidad de onda en el inversor MMSI permite establecer una comparación directa con el inversor MSI tradicional en condiciones de índice de modulación unitario ($m = 1.0$). Este parámetro es especialmente relevante, ya que define el comportamiento del convertidor frente al contenido armónico y la fidelidad de las señales de salida.

En la Figura 7.1 se observa el comportamiento del inversor MSI. La señal de voltaje por fase presenta únicamente 2 niveles, alcanzando un THD de 141 %, lo que evidencia la elevada distorsión armónica propia de este tipo de forma de onda. Al analizar el espectro, se aprecia una concentración relevante de armónicos, con componentes significativas alrededor del armónico 21. Al considerar la salida línea a línea se obtienen 3 niveles, entregando un escalonamiento básico que aún se encuentra distante de una onda sinusoidal ideal. Como consecuencia, el THD de voltaje en la salida línea a línea alcanza un 52.30 %, reflejando la persistencia de armónicos de magnitud considerable. No obstante, al aplicar el filtro de salida, gran parte de estos armónicos son atenuados, de modo que la señal de corriente muestra una forma cercana a la sinusoidal, con un THD de corriente de solo 3.57 %.




Fig. 7.1 Formas de onda de salida y respectiva FFT MSI
(a) Señal $v_{oa}(t)$, $v_{AB}(t)$ y $i_{aL}(t)$, (b) Señal $v_{oa}(n)$, $v_{AB}(n)$ y $i_{aL}(n)$




Fig. 7.2 Formas de onda de salida y respectiva FFT MMSI

(a) Señal $v_{oa}(t)$, $v_{ab}(t)$ y $i_{La}(t)$, (b) Señal $v_{oa}(n)$, $v_{ab}(n)$ y $i_{La}(n)$,

En la Figura 7.2 se presentan los resultados para el inversor MMSI. En este caso, la señal de voltaje por fase alcanza 7 niveles discretos, con un THD de 11.52 %, mientras que la salida línea a línea presenta 11 niveles, lo que se traduce en una forma de onda mucho más cercana a la sinusoidal ideal. En el espectro de armónicos se observa que los más significativos corresponden a los órdenes 5 y 7, propios de este tipo de topología. Estos armónicos, al ubicarse en bajas frecuencias, resultan más difíciles de filtrar en comparación con los de mayor orden presentes en el MSI. Como consecuencia, el THD de voltaje línea a línea se reduce hasta un 10.57 %, mientras que el THD de corriente alcanza 1.86 %, lo que evidencia una mejora sustancial respecto al MSI.

Estos resultados evidencian que la topología MMSI proporciona una mejor calidad de onda, destacando en el voltaje de salida, donde se logra una reducción de armónicos superior al 40 % en comparación con el MSI. Si bien en ambos casos las corrientes muestran bajos niveles de distorsión gracias a la acción del filtro, el hecho de que el MMSI requiera una menor exigencia de filtrado representa una ventaja significativa, ya que se traduce en un diseño más simple, menor tamaño de los elementos pasivos y una mayor eficiencia global del sistema.

7.4.2 Comparación de calidad de onda vs índice de modulación

En esta sección se presenta la comparación de la calidad de onda en función del índice de modulación m para ambas topologías. A diferencia del análisis previo, donde se revisaron los espectros armónicos en puntos específicos, aquí se observa el comportamiento global de las señales de salida a lo largo de todo el rango de operación. Este enfoque permite identificar cómo evoluciona la distorsión armónica total y la calidad de las formas de onda conforme varía m , proporcionando una visión integral del desempeño de cada topología.




Fig. 7.3 Variación del THD de (a) tensión y (b) corriente en función de m para el inversor MSI

En la Figura 7.3 se presenta la variación del THD tanto de la tensión de salida v_{ab} como de la corriente de carga en función del índice de modulación m para el inversor MSI.

En la Figura 7.3 (a) se aprecia que el THD del voltaje es muy elevado en bajos índices de modulación, superando el 300% cuando m se aproxima a 0.15. A medida que el índice de modulación aumenta, la distorsión decrece de manera continua hasta alcanzar valores cercanos al 50% en $m = 1.0$. Este comportamiento se debe a que, en bajos valores de modulación, la componente fundamental tiene una magnitud reducida en comparación con los armónicos, mientras que a valores cercanos a la modulación máxima la fundamental se impone, disminuyendo la distorsión relativa. No obstante, aun cuando el menor porcentaje de THD en tensión se obtiene en $m = 1.0$, dicho valor sigue siendo elevado, lo que refleja las limitaciones propias de la topología MSI en cuanto a la calidad de la tensión generada.

Por otra parte, la Figura 7.4 (b) muestra el THD de la corriente en la carga, el cual es considerablemente menor que el del voltaje en todo el rango de m . Los valores parten de aproximadamente un 7.5% en bajos índices de modulación y disminuyen progresivamente hasta alcanzar su mínimo en torno al 3.54% para $m = 0.96$. Posteriormente, el THD se mantiene cercano a dicho valor, situándose en 3.5% cuando $m = 1.0$. Este resultado se explica por la atenuación natural de armónicos que produce la impedancia de la carga, funcionando como un filtro pasivo que suaviza la forma de onda de corriente.




Fig. 7.4 Variación del THD de (a) tensión de fase, (b) corriente de carga y (c) tensión entre línea en función de m para el inversor MMSI

En la Figura 7.4 se muestra la variación del THD en función del índice de modulación m para el inversor MMSI, considerando la tensión de fase v_o , la corriente de carga i_o y la tensión entre líneas v_{AB} .

En la Figura 7.4(a) se observa la variación del THD correspondiente a la tensión de fase v_o . El THD alcanza valores superiores al 140% para bajos índices de modulación, disminuyendo rápidamente a medida que aumenta m . Sin embargo, incluso en condiciones de máxima modulación, el nivel de distorsión armónica no desaparece completamente. El valor mínimo se obtiene en $m =$

1.0, donde el THD es de 11.5237%, lo que refleja la dificultad de obtener una forma de onda sinusoidal pura en este tipo de convertidor.

Por su parte, el THD de la corriente de carga i_o presenta un comportamiento más favorable. En bajos valores de m alcanza cifras cercanas al 60%, pero decrece abruptamente y, para $m > 0.3$, se mantiene por debajo del 10%. El valor mínimo de distorsión se obtiene en $m = 0.98$, donde el THD alcanza aproximadamente un 1.43 %. Finalmente, en $m = 1.0$, el THD de corriente se estabiliza alrededor del 2%, lo que indica que la naturaleza inductiva de la carga filtra gran parte del contenido armónico.

En cuanto al THD de la tensión entre líneas v_{AB} , se observa que parte con valores superiores al 100% en bajos índices de modulación y desciende rápidamente conforme m aumenta. A diferencia de la tensión de fase, esta magnitud presenta fluctuaciones en la zona intermedia ($0.3 < m < 0.6$), producto de la interacción de las fases, pero converge finalmente a valores mínimos cercanos al 10% cuando el índice de modulación se aproxima a la unidad. El mínimo absoluto ocurre en torno a $m = 0.94$, con un valor aproximado de 9.33%, lo que representa la condición más favorable.

En conclusión, la evaluación del THD en función del índice de modulación muestra que el inversor MMSI supera claramente al MSI en términos de calidad de onda. En el MSI, aun en condiciones de máxima modulación, la distorsión armónica de tensión alcanza aproximadamente un 50 %, mientras que en el MMSI desciende hasta valores cercanos al 10 %. De igual manera, aunque en ambas topologías la corriente presenta menores niveles de distorsión debido al efecto de la carga, el MMSI logra mínimos cercanos al 1.4 %, frente al 3.5 % registrado en el MSI. Estos resultados evidencian que el MMSI no solo reduce significativamente los armónicos, sino que también demanda menores requisitos de filtrado externo, consolidándose como una alternativa más eficiente y con mejor desempeño global.

7.4.3 Comparación de potencia activa vs índice de modulación

La potencia activa de salida se analizó en función del índice de modulación m , considerando tanto la potencia trifásica total como la potencia por fase, para las topologías MSI y MMSI. Este análisis permite identificar la relación directa entre el control de la modulación y la capacidad de transferencia efectiva de energía hacia la carga. Se mantuvieron las condiciones de simulación establecidas en el apartado 7.2, con el fin de garantizar una comparación consistente entre ambas topologías.




Fig. 7.5 Potencia activa vs m MSI

En la Fig. 7.5 se observa la variación de la potencia activa en el inversor MSI, donde tanto la potencia trifásica como la monofásica presentan un crecimiento progresivo con respecto al índice de modulación. La tendencia muestra un aumento prácticamente exponencial a medida que m se acerca a 1.0, lo cual indica un mayor aprovechamiento de la energía suministrada por el enlace DC.

Por otro lado, en la Fig. 7.6 se presenta el comportamiento del inversor MMSI, evidenciando una curva de crecimiento similar al caso del MSI. Sin embargo, el MMSI presenta un perfil más estable y balanceado, ya que la potencia por fase y la trifásica se incrementan de manera uniforme, lo cual es consecuencia de la distribución de tensión en las fuentes y del escalonamiento multinivel en la forma de onda de salida.




Fig. 7.6 Potencia activa vs m MMSI

El inversor MSI, debido a su topología, no admite un análisis de distribución de potencia entre fuentes, ya que en el modo 1 opera únicamente la fuente secundaria, en el modo 2 la fuente primaria alimenta tanto al inversor como a la fuente secundaria, y en el modo 3 solo la fuente primaria abastece directamente la carga para condiciones de mayor demanda. Por este motivo, no corresponde realizar un estudio de reparto proporcional de potencia en este tipo de inversor. En contraste, el inversor MMSI sí presenta dinámicas propias de distribución, como se aprecia en la Figura 7.7, donde se evidencia cómo la fuente primaria llega a sostener en solitario la alimentación del inversor para $m > 0.45$. A medida que m se incrementa, en torno a $m = 0.45$ se alcanza un punto de equilibrio en el reparto, y para $m > 0.37$ la fuente primaria comienza a dominar. Finalmente, a partir de $m \geq 0.57$ la fuente secundaria presenta potencia negativa, lo que indica que absorbe energía desde la fuente primaria; en

otras palabras, la primaria carga a la secundaria para mantener la generación de niveles. Esta característica dota al MMSI de mayor flexibilidad en la gestión de potencia frente al MSI, aunque a su vez introduce fenómenos de regeneración que pueden resultar críticos en condiciones de alta exigencia.




Fig. 7.7 Distribución de potencia activa vs m MMSI

En conclusión, aunque ambas topologías alcanzan la misma potencia activa máxima en condiciones de plena modulación, el inversor MSI presenta un crecimiento más abrupto hacia valores de m cercanos a la unidad, lo que refleja una menor capacidad de aprovechamiento progresivo de las fuentes y limita su escalabilidad. En contraste, el inversor MMSI manifiesta un comportamiento más flexible y balanceado, distribuyendo la potencia entre fuentes de manera dinámica a lo largo del rango de modulación. Esta característica le otorga ventajas en la gestión energética frente al MSI, pero también introduce fenómenos de regeneración que deben ser controlados cuidadosamente para evitar sobre exigir a la fuente primaria en condiciones de alta demanda. En cambio, el MSI tradicional, gracias a sus modos de operación, puede contrarrestar la sobre exigencia de la fuente primaria al permitir que la secundaria asuma la entrega de energía en determinadas condiciones de trabajo, garantizando así un funcionamiento más estable en escenarios dinámicos de potencia.

7.5. Síntesis comparativa global

La Tabla 7.6 presenta una síntesis de los resultados comparativos entre el inversor MSI tradicional y el MMSI, considerando criterios de eficiencia global, calidad de onda, tendencias del THD, número de niveles de salida, distribución de potencia, ventajas y limitaciones.

Tabla 7.6 Síntesis comparativa de resultados entre topologías MSI y MMSI

Criterio	MSI tradicional	MMSI
Eficiencia global	IGBT: 99.21 % MOSFET: 99.23 %	IGBT: 98.94 % MOSFET: 99.16 %
THD de voltaje $m = 1.0$	141.00 % (<i>fase</i>) 52.30 % ($L - L$)	11.52 % (<i>fase</i>) 10.57 % ($L - L$)
THD de corriente $m = 1.0$	3.57 %	1.86 %
Tendencia THD de voltaje	Desciende desde ≈ 300 % hasta estabilizarse en ≈ 50 % en $m = 1.0$	Desciende desde ≈ 100 % hasta estabilizarse en ≈ 10 % en $m = 1.0$
Tendencia THD de corriente	Desciende desde $\approx 7 - 8$ % hasta estabilizarse en ≈ 3.6 % en $m = 1.0$	Disminuye desde ≈ 60 % hasta estabilizarse en ≈ 2 % en $m = 1.0$
Niveles de salida	2 (<i>fase</i>) / 3 ($L-L$)	7 (<i>fase</i>) / 11 ($L-L$)
Distribución de potencia	Dinámica según modos de operación (fuente secundaria en modos 1–2; primaria en modo 3)	Dependencia de la fuente primaria con regeneración a partir de $m = 0.57$
Ventajas	Simplicidad; eficiencia elevada	THD muy reducido; buena calidad de onda
Limitaciones	THD elevado; mayor exigencia de filtrado	Más dispositivos y complejidad de implementación

En cuanto a la eficiencia global, ambos inversores alcanzan valores elevados, con una ligera ventaja del MSI, que llega al 99.21 % con IGBT y 99.23 % con SiC-MOSFET, frente al 98.94 % y 99.16 % obtenidos en el MMSI, respectivamente. Esta diferencia está asociada al mayor número de dispositivos presentes en el MMSI, lo que conlleva mayores pérdidas por conducción.

Respecto al THD, el MSI evidencia un desempeño limitado, con un THD de voltaje del 141% por fase y 52.30% en línea-línea, así como un THD de corriente de 3.57% en $m = 1.0$. Por el contrario, el MMSI muestra una mejora sustancial en la calidad de onda: 11.52 % en el voltaje de fase, 10.57 % en línea-línea y 1.86 % en la corriente, lo que se traduce en una significativa reducción armónica. Las tendencias confirman estas diferencias: mientras que en el MSI el THD de voltaje desciende progresivamente desde ≈ 300 % hasta estabilizarse en ≈ 50 %, en el MMSI disminuye desde ≈ 100 % hasta ≈ 10 % en $m = 1.0$. Algo similar ocurre con el THD de corriente, que en el MSI baja de $\approx 7-8$ % hasta ≈ 3.6 %, mientras que en el MMSI cae desde ≈ 60 % hasta ≈ 2 %.

En cuanto a los niveles de salida, el MSI opera en todos los modos con 2 niveles por fase y 3 niveles en línea-línea, mientras que el MMSI entrega 7 y 11 niveles, respectivamente, lo que explica la marcada diferencia en calidad de onda.

La distribución de potencia constituye otra diferencia relevante: en el MSI está determinada por sus modos de operación (fuente secundaria en modos 1–2 y fuente primaria en modo 3), manteniendo una dinámica clara y estable. En cambio, el MMSI depende principalmente de la fuente primaria y, a partir de $m = 0.57$, presenta el fenómeno de regeneración en el cual la fuente secundaria absorbe potencia. Esto implica que la fuente primaria debe sostener por completo la carga en plena modulación, generando una sobre exigencia que puede comprometer la robustez del sistema.

Finalmente, en términos de ventajas, el MSI destaca por su simplicidad y eficiencia elevada, mientras que el MMSI ofrece una drástica reducción del THD y una calidad de onda superior. Como limitaciones, el MSI presenta mayores exigencias de filtrado, en tanto que el MMSI requiere un mayor número de dispositivos y una mayor complejidad de implementación, además de la sobrecarga de la fuente primaria en condiciones de regeneración.

En conclusión, los resultados comparativos evidencian que tanto el MSI como el MMSI presentan fortalezas y limitaciones que dependen de los criterios de diseño priorizados. Mientras que el MSI se perfila como una alternativa más eficiente y robusta en términos de simplicidad constructiva, el MMSI ofrece una calidad de onda superior y un THD reducido que lo hacen atractivo en aplicaciones donde la distorsión armónica constituye un factor crítico. Estas diferencias, analizadas en detalle en los apartados previos, permiten establecer las bases para la discusión global que se presenta en la siguiente sección.

7.6. Discusión

El análisis comparativo realizado entre el inversor MSI tradicional y el inversor MMSI permitió identificar diferencias relevantes en términos de eficiencia, calidad de onda y reparto de potencia activa. En primer lugar, respecto a la eficiencia global, se observó que el MSI mantiene un rendimiento levemente superior en condiciones nominales, atribuible a la menor cantidad de dispositivos de conmutación y, por ende, a la reducción de pérdidas de conducción y conmutación. No obstante, el MMSI mostró un desempeño competitivo, con una diferencia de apenas 0.3% en el caso de IGBT y 0.1% en el caso de SiC-MOSFET, evidenciando que, a pesar de contar con un mayor número de interruptores y, por tanto, con mayores pérdidas asociadas, logra mantener una eficiencia prácticamente equivalente a la del MSI gracias a que, en su estructura multinivel, los semiconductores bloquean distintos niveles de voltaje, reduciendo los esfuerzos eléctricos individuales.

En cuanto a la calidad de onda, los resultados evidenciaron que el MMSI presenta un espectro armónico más atenuado en comparación con el MSI. La generación de un mayor número de niveles discretos en la tensión de salida permite reducir significativamente el THD tanto de corriente como de voltaje, lo que se traduce en menores exigencias para el filtrado y en un mejor desempeño en aplicaciones de electromovilidad, donde se requiere compatibilidad electromagnética y una calidad de energía adecuada para el correcto funcionamiento de los sistemas de propulsión y los dispositivos auxiliares. En particular, se verificó una diferencia cercana al 40 % en el THD de la tensión de salida línea-línea y de alrededor de 2 % en el THD de la corriente en la carga, lo que confirma la ventaja armónica del MMSI frente al MSI. No obstante, cabe destacar que el MSI tradicional tiene la posibilidad futura de incorporar los siete niveles presentes entre sus tres modos de operación dentro de un mismo ciclo de señal, unificando todo en un único modo de funcionamiento, lo que podría mejorar de manera significativa su desempeño armónico.

Respecto al reparto de potencia activa entre las fuentes, el MSI presenta un comportamiento más uniforme y balanceado, lo que favorece la robustez del sistema y una operación más predecible bajo variaciones de carga. En contraste, el MMSI mostró una mayor dependencia de la fuente principal, lo cual puede conducir a un desbalance en la entrega de potencia si no se implementan técnicas avanzadas de modulación o estrategias de control que mitiguen este efecto. Este aspecto representa un desafío práctico, ya que compromete la estabilidad en aplicaciones donde la disponibilidad y el dimensionamiento de las fuentes resultan limitados.

De manera global, los resultados permiten establecer que la elección entre MSI y MMSI depende directamente de las prioridades de la aplicación. El MSI resulta más adecuado en escenarios donde la simplicidad, la eficiencia y la robustez en la entrega de potencia son factores determinantes. Por su parte, el MMSI constituye una alternativa atractiva cuando la calidad de onda y la reducción del THD son requisitos primordiales, aunque a costa de una mayor complejidad en la modulación y una exigencia superior hacia la fuente principal. En consecuencia, este estudio confirma que, si bien el MSI mantiene ventajas en términos de eficiencia y balance de potencia, el MMSI aporta beneficios significativos en calidad de onda, lo que justifica su implementación en aplicaciones que priorizan el rendimiento armónico sobre la eficiencia energética.

Capítulo 8. Conclusiones

8.1. Sumario

En el presente trabajo se abordó el estudio de inversores multinivel y multifuente, considerando sus topologías y estrategias de modulación más relevantes para aplicaciones en electromovilidad. En particular, se realizó un análisis detallado del inversor MMSI, desarrollando su caracterización matemática tanto de la señal de salida de siete niveles como de la potencia activa por fase y trifásica.

Posteriormente, se llevó a cabo un análisis comparativo con el inversor MSI, enfocado principalmente en el desempeño respecto al THD y a la eficiencia energética. Para ello, se emplearon herramientas de simulación complementarias: MATLAB, utilizado para el tratamiento analítico y matemático, y PSIM, destinado a la simulación de los circuitos, lo que permitió contrastar y validar los resultados obtenidos en ambos enfoques.

El desarrollo del estudio se organizó de manera progresiva: en primer lugar, se realizó un levantamiento bibliográfico de las topologías y técnicas de modulación; luego, se analizaron en detalle las configuraciones de los inversores MSI y MMSI y los mecanismos de generación de sus niveles de salida. Posteriormente, se abordó la caracterización matemática del MMSI, complementada con la minimización del THD mediante ángulos de disparo, junto con el análisis de pérdidas de conducción y conmutación en ambos inversores considerando dos tecnologías de semiconductores. Finalmente, se recopilaron y compararon los resultados en términos de calidad de onda, eficiencia y distribución de potencia, generando una base sólida para su comparación en el ámbito de la electromovilidad.

Este trabajo permitió establecer una referencia teórica integral que resalta la importancia de mejorar la calidad de la forma de onda y optimizar la eficiencia energética en inversores aplicados a vehículos eléctricos. No obstante, se reconocen ciertas limitaciones, entre ellas la falta de disponibilidad de dispositivos semiconductores con características equivalentes para una comparación experimental más equitativa y el hecho de que el estudio se restringe a simulaciones, quedando pendiente su validación mediante la implementación práctica de prototipos.

8.2. Conclusiones

El desarrollo de esta investigación permitió establecer un análisis comparativo exhaustivo entre el inversor multifuente tradicional y el inversor multinivel multifuente, destacando tanto sus particularidades topológicas como su desempeño en términos de eficiencia, distribución de potencia y calidad de onda bajo condiciones de operación equivalentes. Este contraste no solo permitió identificar las ventajas y limitaciones intrínsecas de cada topología, sino también validar la importancia de su aplicación en contextos de alta exigencia como la electromovilidad. A través de la caracterización matemática del inversor MMSI se describió con detalle la generación de niveles discretos de tensión y su relación con los ángulos de disparo empleados en la modulación, lo que proporcionó un marco teórico sólido para el posterior análisis de resultados. Del mismo modo, el estudio del contenido armónico evidenció diferencias significativas en la calidad de la señal de salida de ambos inversores, demostrando cómo la incorporación de múltiples fuentes de CC en el MMSI logra una forma de onda más cercana a la sinusoidal en comparación con el MSI. Finalmente, la evaluación de pérdidas por conducción y conmutación en dispositivos semiconductores Si-IGBT y SiC-MOSFET permitió cuantificar con precisión el impacto tecnológico de cada componente en la eficiencia global del sistema, mostrando cifras concretas que respaldan de manera objetiva la hipótesis planteada al inicio del estudio.

En primer lugar, se comprobó que el inversor MSI, debido a su menor número de niveles de salida, presenta una señal con elevada distorsión. Para un índice de modulación $m = 1.0$, se obtuvo un THD de voltaje cercano al 50 % y un THD de corriente de aproximadamente 3.5 %, lo que evidencia limitaciones tanto en la calidad de onda como en su eficiencia energética. En contraste, el inversor MMSI, operando en la misma condición, logró disminuir el THD de voltaje en alrededor de un 40 % y el THD de corriente en cerca de un 2 % respecto al MSI tradicional, lo que demuestra una mejora significativa en la aproximación a la forma sinusoidal y en la calidad de la energía suministrada para aplicaciones de alta exigencia. Sin embargo, como desventaja, el análisis espectral evidenció que el MMSI concentra armónicos de bajo orden, principalmente el 5° y 7°, los cuales resultan más difíciles de filtrar y pueden comprometer la calidad de energía si no se aplican técnicas de mitigación adicionales.

Al extender el análisis al comportamiento del THD frente a variaciones en el índice de modulación, se observó que el MMSI mantiene una clara ventaja sobre el MSI en todo el rango evaluado. En la tensión de fase, el THD alcanza valores superiores al 140 % para bajos índices de

modulación, reduciéndose progresivamente hasta alcanzar un valor mínimo en torno al 11.52 % para $m = 1.0$. En la tensión línea-línea, el valor más favorable se registró en $m = 0.94$, con un THD cercano al 9.33 %. En cuanto a la corriente de carga, el comportamiento fue aún más robusto, alcanzando un mínimo de 1.43 % para $m = 0.98$ y estabilizándose en torno al 2 % en $m = 1.0$, lo que confirma que la naturaleza inductiva de la carga contribuye de manera efectiva a filtrar los armónicos. Estos resultados evidencian que el MMSI no solo reduce significativamente el contenido armónico respecto al MSI, sino que también presenta un espectro en el que persisten armónicos de bajo orden cuya mitigación resulta más compleja. Esta condición implica que, a pesar de la mejora global en el THD y en la aproximación a la forma sinusoidal, el diseño de filtros debe considerar estrategias específicas para garantizar un desempeño óptimo en aplicaciones de electromovilidad.

Respecto a la eficiencia global, se comprobó que el MSI mantiene un rendimiento levemente superior en condiciones nominales debido a la menor cantidad de interruptores y a la consecuente reducción de pérdidas de conducción y conmutación. No obstante, el MMSI presentó un desempeño competitivo, con una diferencia de apenas 0.3 % al emplear IGBT y de 0.1 % al utilizar MOSFET. Esto evidencia que, a pesar de requerir un mayor número de semiconductores y con ello mayores pérdidas asociadas, su estructura multinivel permite distribuir los esfuerzos eléctricos y alcanzar una eficiencia prácticamente equivalente a la del MSI.

En el análisis de potencia activa se comprobó que ambas topologías alcanzan valores máximos similares en condiciones de plena modulación, aunque con diferencias en su comportamiento frente al índice de modulación. El inversor MSI mostró un crecimiento más abrupto a medida que m se aproxima a la unidad, lo que refleja una menor capacidad de escalabilidad y de aprovechamiento progresivo de las fuentes. En cambio, el MMSI presentó un perfil más estable y balanceado, distribuyendo la potencia entre fuentes de manera dinámica en todo el rango de modulación. Esta característica le otorga mayor flexibilidad para la gestión energética, aunque también introduce fenómenos de regeneración en la fuente secundaria que requieren estrategias de control específicas para asegurar un desempeño confiable.

En síntesis, los resultados obtenidos permiten afirmar que el inversor multinivel multifuente constituye una alternativa sólida y competitiva frente al inversor multifuente tradicional, al demostrar una reducción significativa de la distorsión armónica, un desempeño eficiente en condiciones nominales y una gestión más flexible de la potencia activa. No obstante, sus ventajas también plantean desafíos asociados a la presencia de armónicos de bajo orden y fenómenos de regeneración, que requieren estrategias de mitigación específicas. De este modo, el estudio no solo valida el potencial

del MMSI en aplicaciones de alta exigencia como la electromovilidad, sino que además entrega una base teórica y experimental que orienta futuras líneas de investigación hacia el perfeccionamiento de sus estrategias de modulación y control, con el fin de garantizar un desempeño óptimo y confiable en escenarios reales de operación.

8.3. Trabajo Futuro

Como trabajo futuro, se plantea la optimización del contenido armónico considerando directamente el THD del voltaje en la carga, dado que en este estudio se priorizó la minimización del THD en la tensión de fase. Del mismo modo, resulta pertinente analizar la reducción del THD de corriente, con el objetivo de evaluar su impacto en la calidad de la energía entregada al sistema. Otra línea de investigación relevante corresponde al estudio del comportamiento del inversor frente a diferentes tipos de cargas, tanto lineales como no lineales, lo que permitirá validar la robustez de la estrategia de modulación aplicada y su desempeño en escenarios reales de operación. Estos enfoques futuros permitirán ampliar el marco de análisis, fortaleciendo la aplicabilidad práctica del inversor multinivel multifuente en contextos de alta exigencia como la electromovilidad.

Bibliografía

- [1] R. Bermejo, "Ciudades postcarbono y transición energética", *REC*, vol. 2, n.º 16, pp. 215–243, jun. 2021.
- [2] H. -D. Liess, "State of the art and future developments in electro mobility," *2011 2nd International Conference on Instrumentation, Communications, Information Technology, and Biomedical Engineering*, Bandung, Indonesia, 2011, pp. 417-420.
- [3] L. A. Graham, "Greenhouse Gas Emissions from Light Duty Vehicles Under a Variety of Driving Conditions," *2006 IEEE EIC Climate Change Conference*, Ottawa, ON, Canada, 2006, pp. 1-8.
- [4] A. Emadi, S. S. Williamson and A. Khaligh, "Power electronics intensive solutions for advanced electric, hybrid electric, and fuel cell vehicular power systems," in *IEEE Transactions on Power Electronics*, vol. 21, no. 3, pp. 567-577, May 2006.
- [5] E. Chemali and A. Emadi, "On the concept of a novel Reconfigurable Multi-Source Inverter," *2017 IEEE Transportation Electrification Conference and Expo (ITEC)*, Chicago, IL, USA, 2017, pp. 707-713.
- [6] L. Dorn-Gomba, P. Magne, B. Danen and A. Emadi, "On the Concept of the Multi-Source Inverter for Hybrid Electric Vehicle Powertrains," in *IEEE Transactions on Power Electronics*, vol. 33, no. 9, pp. 7376-7386, Sept. 2018.
- [7] M. GhaziMoghadam, O. Salari, P. Jain and A. Bakhshai, "A novel solution for effective utilization of UC stored energy in battery/UC hybrid energy storage systems," *proc. of the 2018 IEEE International Conference on Industrial Electronics for Sustainable Energy Systems (IESSES)*, Hamilton, 2018, pp. 15-20.
- [8] L. Dorn-Gomba, E. Chemali and A. Emadi, "A novel hybrid energy storage system using the multi-source inverter," *2018 IEEE Applied Power Electronics Conference and Exposition (APEC)*, San Antonio, TX, USA, 2018, pp. 684-691.
- [9] L. Dorn-Gomba, P. Magne, C. Barthelmebs and A. Emadi, "On the concept of the multi-source inverter," *2016 IEEE Applied Power Electronics Conference and Exposition (APEC)*, Long Beach, CA, USA, 2016, pp. 453-459.
- [10] L. Dorn-Gomba, P. Magne, B. Danen and A. Emadi, "On the Concept of the Multi-Source Inverter for Hybrid Electric Vehicle Powertrains," in *IEEE Transactions on Power Electronics*, vol. 33, no. 9, pp. 7376-7386, Sept. 2018.

- [11] E. Fedele, D. Iannuzzi and I. Spina, "Semi-Two-Stage Traction System based on the NPC Multisource Inverter for Tram Vehicles with Onboard Supercapacitors," *2022 International Symposium on Power Electronics, Electrical Drives, Automation and Motion (SPEEDAM)*, Sorrento, Italy, 2022, pp. 277-282
- [12] L. Dorn-Gomba, J. Guo and A. Emadi, "Multi-Source Inverter for Power-Split Hybrid Electric Powertrains," in *IEEE Transactions on Vehicular Technology*, vol. 68, no. 7, pp. 6481-6494, July 2019.
- [13] O. Salari, K. H. Zaad, A. Bakhshai and P. Jain, "Reconfigurable Hybrid Energy Storage System for an Electric Vehicle DC–AC Inverter," in *IEEE Transactions on Power Electronics*, vol. 35, no. 12, pp. 12846-12860, Dec. 2020.
- [14] M. A. Hosseinzadeh et al., "A New Multisource Inverter Topology for Electrical Vehicle Applications Controlled by Model Predictive," *IECON 2022 – 48th Annual Conference of the IEEE Industrial Electronics Society*, Brussels, Belgium, 2022, pp. 1-6.
- [15] J. Ebrahimi and S. Eren, "A Multi-Source DC/AC Converter for Integrated Hybrid Energy Storage Systems," in *IEEE Transactions on Energy Conversion*, vol. 37, no. 4, pp. 2298-2309, Dec. 2022.
- [16] E. Fedele, D. Iannuzzi and I. Spina, "Semi-Two-Stage Traction System based on the NPC Multisource Inverter for Tram Vehicles with Onboard Supercapacitors," *2022 International Symposium on Power Electronics, Electrical Drives, Automation and Motion (SPEEDAM)*, Sorrento, Italy, 2022, pp. 277-282
- [17] J. Ebrahimi, O. Salari, S. Eren, K. Hashtrudi-Zaad, A. Bakhshai and P. Jain, "Efficiency Improved Multi-Source Inverter for Hybrid Energy Storage Systems in Electric Vehicle Application," in *IEEE Transactions on Power Electronics*, vol. 37, no. 2, pp. 1982-1997, Feb. 2022.
- [18] E. Fedele, D. Iannuzzi, P. Tricoli and A. D. Pizzo, "NPC-Based Multi-Source Inverters for Multimode DC Rail Traction Systems," in *IEEE Transactions on Transportation Electrification*, vol. 9, no. 1, pp. 1289-1299, March 2023.
- [19] Y. Jafarian, O. Salari, M. Z. Youssef and A. Bakhshai, "A Novel Multi-Source Inverter with Optimal Design," *2023 IEEE 14th International Conference on Power Electronics and Drive Systems (PEDS)*, Montreal, QC, Canada, 2023, pp. 1-5.
- [20] M. A. Hosseinzadeh, M. Sarebanzadeh, C. F. Garcia, E. Babaei, J. Rodriguez and R. Kennel, "A New Generalized Multisource Inverter for Electric Vehicles Controlled by Model Predictive,"

- in *IEEE Transactions on Industrial Electronics*, vol. 71, no. 9, pp. 10184-10197, Sept. 2024
- [21] P. Qashqai, A. Sheikholeslami, H. Vahedi and K. Al-Haddad, "A Review on Multilevel Converter Topologies for Electric Transportation Applications," *2015 IEEE Vehicle Power and Propulsion Conference (VPPC)*, Montreal, QC, Canada, 2015, pp. 1-6.
- [22] Sachin S. Bharatkar, Raju R. Bhoyar and Sarang A. Khadtare. "Analysis of Three Phase Cascaded H-Bridge Multilevel Inverter for Symmetrical & Asymmetrical Configuration," *International Conference on Automation, Control, Energy and Systems (ACES)*, Adisaptagram, India, Feb. 1-2, 2014.
- [23] M. N. A. Kadir and Z. F. Hussien, "Asymmetrical multilevel inverter: Maximum resolution for H-bridge topology," in *Proc. IEEE PEDS*, 2005, pp. 1068–1071.
- [24] Leopoldo G. Franquelo, Jose Rodríguez, Jose I. Leon, Samir Kouro, Ramon Portillo, Maria M. Prats, "The Age of Multilevel Converters Arrives" *IEEE Industrial Electronics Magazine*, Vol 2, No.2, pág. 28-39, June 2008.
- [25] A. B. Soto Luengo, "Análisis de inversores multifuente para aplicaciones de vehículos eléctricos," *Informe de Habilitación Profesional para optar al título de Ingeniero Civil Eléctrico, Departamento de Ingeniería Eléctrica, Universidad Católica de la Santísima Concepción*, Concepción, Chile, 2024.
- [26] O. Salari, M. Nouri, K. H. Zaad, A. Bakhshai and P. Jain, "Space Vector Modulation for Multi-Source Inverters," *2018 IEEE International Power Electronics and Application Conference and Exposition (PEAC)*, Shenzhen, China, 2018, pp. 1-6.
- [27] O. Salari, K. H. Zaad, A. Kumar, A. Bakhshai and P. Jain, "On the Concept of Four Nearest Space Vector PWM for Multi Source Inverters," *2019 IEEE Energy Conversion Congress and Exposition (ECCE)*, Baltimore, MD, USA, 2019, pp. 1816-1821.
- [28] O. Salari, K. H. Zaad, A. Bakhshai and P. Jain, "Pseudo Multi Level Space Vector Modulation Technique for Multi Source Inverters," *2021 IEEE Energy Conversion Congress and Exposition (ECCE)*, Vancouver, BC, Canada, 2021, pp. 4979-4986.
- [29] E. Fedele, A. Cervone, I. Spina, D. Iannuzzi and A. D. Pizzo, "Multiobjective Vector Modulation for Improved Control of NPC-Based Multi-Source Inverters in Hybrid Traction Systems," in *IEEE Journal of Emerging and Selected Topics in Power Electronics*, vol. 10, no. 6, pp. 7464-7474, Dec. 2022.
- [30] D. Zhou, Z. Zhang, X. Liu, Z. Shen and J. Zou, "Dual Discontinuous PWM-Based Power Distribution Control of Multisource Inverters," in *IEEE Transactions on Power Electronics*, vol.

- 39, no. 9, pp. 11409-11420, Sept. 2024.
- [31] M. A. Hosseinzadeh, M. Sarebanzadeh, C. Garcia, F. Wang and J. Rodriguez, "Model Predictive Control for a Multisource Inverter in Electrical Vehicle Applications," *2021 IEEE International Conference on Predictive Control of Electrical Drives and Power Electronics (PRECEDE)*, Jinan, China, 2021, pp. 449-454.
- [32] D. Zhou, Z. Zhang, Z. Shen and J. Zou, "Modulated Model Predictive Control of Multisource Inverters With Flexible Power Distribution," *in IEEE Transactions on Industrial Electronics*, vol. 71, no. 11, pp. 13732-13741, Nov. 2024.
- [33] E. Fedele, D. Iannuzzi and I. Spina, "Propulsion System Based on the NPC Multi-Source Inverter for Battery Hybrid Trams: Experimental Validation," *2023 IEEE International Conference on Electrical Systems for Aircraft, Railway, Ship Propulsion and Road Vehicles & International Transportation Electrification Conference (ESARS-ITEC)*, Venice, Italy, 2023, pp. 1-6.
- [34] E. Fedele, A. Di Pasquale, D. Iannuzzi and M. Pagano, "Integration of Onboard Batteries and Supercapacitors Based on the Multi-Source Inverter for Light Rail Vehicles," *2022 International Power Electronics Conference (IPEC-Himeji 2022- ECCE Asia)*, Himeji, Japan, 2022, pp. 698-704.
- [35] H. R. Teymour, D. Sutanto, K. M. Muttaqi, and P. Ciufo, "Solar PV and battery storage integration using a new configuration of a three-level NPC inverter with advanced control strategy," *IEEE Trans. Energy Convers.*, vol. 29, no. 2, pp. 354–365, Jun. 2014.
- [36] ROHM, «RGS80TSX2DHR – 1200 V, 40 A, Field Stop Trench IGBT with FRD datasheet,» Rev. C, Sept. 2020.
- [37] Wolfspeed, «C3M0040120K – 1200 V, 40 mΩ, Silicon Carbide Power MOSFET datasheet,» Rev. 03, Sept. 2024.

Anexo A. Explicación Comando fmincon

El comando fmincon de MATLAB permite encontrar el mínimo de una función multivariable no lineal, sujeta a restricciones de desigualdad o igualdad, tanto lineales como no lineales. Para ilustrar su aplicación se considera la construcción de una forma de onda escalonada de siete niveles, obtenida a partir de la suma de dos ondas cuadradas, tal como se muestra en la Fig. A.1.




Fig. A.1. Forma de onda escalonada de siete niveles a partir de la suma de dos ondas cuadradas.

El objetivo consiste en generar una forma de onda con un mínimo contenido armónico (THD) en la tensión de salida del convertidor, lo que implica la optimización de los ángulos de disparo α_i y de los niveles de tensión V_{DC} . El desarrollo matemático del cálculo del valor eficaz (RMS) y del THD se aborda en el Capítulo 4, resultando en la siguiente expresión general:

$$THD = \sqrt{\frac{\frac{2}{\pi} \left[A_1^2 \left(\frac{\pi}{2} - \alpha_2 \right) - 2A_1A_2 \cos(\alpha_3 - \alpha_2) + A_2^2(\alpha_2 - \alpha_1) + A_2^2(\alpha_3 - \alpha_2) \right] \dots}{\frac{4}{\sqrt{2}\pi} [A_1 \cos(\alpha_2) + A_2(\cos(\alpha_1) - 2 \cos(\alpha_3) + \cos(\alpha_3))]} \cdot 100} \quad (A.1)$$

Restricciones del Problema:

Para que la minimización del THD sea válida, se definen las siguientes restricciones sobre los voltajes y ángulos:

$$0 < V_{DC2} < V_{DC1} \leq 1 \quad (A.2)$$

$$0 < \alpha_1 < \alpha_2 < \alpha_3 \leq \frac{\pi}{2} \quad (A.3)$$

Estructura del Comando `fmincon`.

La sintaxis utilizada en MATLAB es:

$$x = \text{fmincon} = (\text{fun}, x_0, A, b, A_{eq}, b_{eq}, lb, ub, \text{nonlcon}, \text{options}) \quad (A.4)$$

Donde:

- *fun*: función a minimizar (en este caso, la expresión del THD).
- x_0 : vector inicial con los ángulos de disparo y tensiones de partida.
- A, b : restricciones lineales de desigualdad ($Ax \leq b$).
- A_{eq}, b_{eq} : restricciones lineales de igualdad (no aplican en este caso).
- lb, ub : límites inferiores y superiores de las variables.
- *nonlcon*: estricciones no lineales adicionales (no aplican en este caso).
- *options*: opciones de configuración del algoritmo (interior-point por defecto).

Las variables de optimización se definen como:

$$\alpha_1 = x(1), \quad \alpha_2 = x(2), \quad \alpha_3 = x(3), \quad V_{DC2} = x(4), \quad V_{DC1} = x(5) \quad (A.5)$$

Las restricciones de desigualdad pueden expresarse en forma matricial:

$$A \cdot x \leq b \quad (A.6)$$

$$\begin{bmatrix} -1 & 0 & 0 & 0 & 0 \\ 1 & -1 & 0 & 0 & 0 \\ 0 & 1 & -1 & 0 & 0 \\ 0 & 0 & 1 & 0 & 0 \\ 0 & 0 & 0 & -1 & 0 \\ 0 & 0 & 0 & 1 & -1 \\ 0 & 0 & 0 & 0 & 1 \end{bmatrix} \cdot \begin{bmatrix} \alpha_1 \\ \alpha_2 \\ \alpha_3 \\ V_{DC2} \\ V_{DC1} \end{bmatrix} \leq \begin{bmatrix} 0 \\ 0 \\ \frac{\pi}{2} \\ 0 \\ 0 \\ 0 \\ 1 \end{bmatrix} \quad (A.7)$$

De esta manera, el comando `fmincon` permite obtener los ángulos de disparo y valores de tensión que minimizan el THD de la forma de onda escalonada de siete niveles, cumpliendo las restricciones definidas.

Anexo B. THD para la suma de N formas de onda cuadrada modificada

Para obtener el THD de una forma de onda cualquiera, se utiliza la siguiente expresión.

$$THD_v = \frac{\sqrt{\sum_K^\infty V_K^2}}{V_1} \quad (B.1)$$

Pero también existe la siguiente expresión equivalente:

$$THD_v = \frac{\sqrt{V_{rms}^2 - V_{f,rms}^2}}{V_{f,rms}} \quad (B.2)$$

Si se considera, una forma de onda de N niveles, la expresión dada por las ecuaciones 4.5 y 4.6, quedan de la siguiente forma:

$$\begin{aligned} V_{rms}^2 &= \frac{1}{T} \int_0^T V(t)^2 dt = \frac{4}{2\pi} \int_0^T (V_1 + V_2 + \dots + V_n)^2 dt = \frac{2}{\pi} \left(\sum_{i=1}^n \int_{\alpha_i}^{\frac{\pi}{2}} A_i^2 dt + 2 \sum_{\substack{i=1, j=2 \\ j>i \\ j \rightarrow i \Rightarrow i=i+1}}^n \int_{\alpha_j}^{\frac{\pi}{2}} A_i A_j dt \right) \\ V_{rms}^2 &= \frac{2}{\pi} \left(\sum_{i=1}^n A_i^2 \left(\frac{\pi}{2} - \alpha_i \right) + 2 \sum_{\substack{i=1, j=2 \\ j>i \\ j \rightarrow i \Rightarrow i=i+1}}^n A_i A_j \left(\frac{\pi}{2} - \alpha_j \right) \right) \end{aligned} \quad (B.3)$$

Luego considerando la expresión (B.3),

$$V_{f,rms} = \frac{4}{\sqrt{2}\pi} (A_1 \cos(\alpha_1) + A_2 \cos(\alpha_2)) \quad (B.4)$$

Para N niveles y elevando al cuadrado, se tiene lo siguiente.

$$V_{f,rms}^2 = (V_{1f} + V_{2f} + \dots + V_{nf})^2 = \left(\frac{4}{\sqrt{2}\pi} A_1 \cos(\alpha_1) + \frac{4}{\sqrt{2}\pi} A_2 \cos(\alpha_2) + \dots + \frac{4}{\sqrt{2}\pi} A_n \cos(\alpha_n) \right)^2$$

$$V_{f,rms}^2 = (V_{1f} + V_{2f} + \dots + V_{nf})^2 = \frac{8}{\pi^2} \left(\sum_{i=1}^n (A_i \cos(\alpha_i))^2 + 2 \sum_{\substack{i=1, j=2 \\ j>i \\ j \rightarrow i \Rightarrow i=i+1}}^n A_i \cos(\alpha_i) A_j \cos(\alpha_j) \right) \quad (B.5)$$

Remplazando (B.3) y (B.5) en (B.2) en el valor de THV_V estará determinada por:

$$THV_V = \frac{\sqrt{\left(\frac{2}{\pi} \left(\sum_{i=1}^n A_i^2 \left(\frac{\pi}{2} - \alpha_i \right) + 2 \sum_{\substack{i=1, j=2 \\ j>i \\ j \rightarrow i \Rightarrow i=i+1}}^n A_i A_j \left(\frac{\pi}{2} - \alpha_j \right) \right) \right) - \frac{8}{\pi^2} \left(\sum_{i=1}^n (A_i \cos(\alpha_i))^2 + 2 \sum_{\substack{i=1, j=2 \\ j>i \\ j \rightarrow i \Rightarrow i=i+1}}^n A_i \cos(\alpha_i) A_j \cos(\alpha_j) \right)}{\frac{4}{\sqrt{2}\pi} \sum_{i=1}^n A_i \cos(\alpha_i)} \quad (B.6)$$

De lo observado en B.5, esta relación depende de las amplitudes de las celdas y de los ángulos de disparo, por lo que para asegurar un THV_V mínimo debe estar sujeta a las restricciones descrita en el capítulo 4 tabla 4.1. Por otra parte, la ventaja de esta relación es que puede utilizar las razones de amplitudes para cualquier rango de voltajes, sin cambiar la razón de amplitudes entre las celdas. Por lo que, el THD no cambiará en función de la amplitud de la forma de onda, sino más bien dependerá tanto de los ángulos de disparo como de la amplitud de las celdas.

Anexo C. Análisis de Pérdidas en Semiconductor

Para el estudio de las pérdidas en los dispositivos semiconductores se consideró un comportamiento ideal y aproximado, representado en la Fig. C.1. En esta se observa la relación entre voltaje, corriente y señal de compuerta del interruptor, identificando las etapas de encendido, conducción y apagado. Además, se incluyen las pérdidas asociadas a la conmutación y conducción del dispositivo.




Fig. C.1 Imagen de referencia del voltaje y corriente del switch en las etapas de conmutación y conducción.

Además, se incluyen las pérdidas asociadas a la conmutación y conducción del dispositivo. En el gráfico puede apreciarse cómo, durante el proceso de encendido y apagado, se generan transiciones de voltaje y corriente que dan lugar a pérdidas de conmutación. Una vez completada esta transición, el semiconductor entra en la etapa de conducción, donde el comportamiento se aproxima a un modelo ideal. Finalmente, se incorpora un gráfico que representa de manera simplificada la energía disipada durante los procesos mencionados.

Las pérdidas de conmutación en el semiconductor se calculan de acuerdo con:

$$E_{SW} = 0.5 \cdot V_D \cdot I_0 \cdot f_{SW} \cdot (t_{c(on)} + t_{c(off)}) \quad (C.1)$$

Donde:

- V_D : *Voltaje directo en el semiconductor* [V].
- I_0 : *Corriente conducida en el semiconductor* [A].
- f_{SW} : *Frecuencia de conmutación realizada por el semiconductor* [Hz].
- $t_{c(on)}$: *Tiempo de encendido del semiconductor* [s].
- $t_{c(off)}$: *Tiempo de apagado del semiconductor* [s].

Las pérdidas de conmutación se calculan de acuerdo con:

$$E_{SW_{diodo}} = 0.5 \cdot V_D \cdot I_D \cdot (t_{d(off)}) \quad (C.2)$$

Donde:

- V_D : *Voltaje directo en el diodo del semiconductor* [V].
- I_D : *Corriente conducida en el diodo del semiconductor* [A].
- $t_{c(off)}$: *Tiempo de apagado del diodo del semiconductor* [s].

Las perdidas por conducción del semiconductor:

$$E_{disp_{cond}} = (V_T \cdot I_{c_{dc}} + I_{c_{ac}}^2 \cdot R_T) * t_{cond} \quad (C.3)$$

Siendo

- V_T : *Voltaje umbral del semiconductor* [V].
- $I_{c_{dc}}$: *Corriente DC conducida en el semiconductor* [A].
- $I_{c_{ac}}$: *Corriente AC conducida en el semiconductor* [A].
- R_T : *Resistencia del semiconductor* [Ω].
- t_{cond} : *Tiempo que conduce el semiconductor* [s].
-

Las perdidas por conducción del diodo antiparalelo:

$$E_{disp_{cond}} = (V_D \cdot I_{c_{dc}} + I_{c_{ac}}^2 \cdot R_D) * t_{cond,diodo} \quad (C.4)$$

Siendo

- V_T : *Voltaje umbral del diodo del semiconductor* [V].
- $I_{c_{dc}}$: *Corriente DC conducida en el diodo del semiconductor* [A].
- $I_{c_{ac}}$: *Corriente AC conducida en el diodo del semiconductor* [A].
- R_T : *Resistencia del diodo del semiconductor* [Ω].
- $t_{cond,diodo}$: *Tiempo que conduce el diodo del semiconductor* [s].

Hay que considerar que en cada etapa de conmutación se genera un sobrepaso, sobre todo en la etapa en que el semiconductor se enciende para dar paso a la corriente, la cual fue obviada ya que se tiene solo información obtenida a través de simulaciones las cuales nos entregan información “ideal”, para lo que es el funcionamiento en sí, del semiconductor.

Además, para obtener la energía de la carga se toma en cuenta la siguiente formula la cual equivale a los valores peak de línea:

$$E_{carga} = \left(3 \cdot \frac{V_{L1} * I_{L1}}{\sqrt{3} * 2} \cdot \cos(\theta) \right) \cdot t_{periodo} \quad (C.5)$$

Siendo

- V_{L1} : Voltaje peak de línea [V].
- I_{L1} : Corriente peak de línea [A].
- $\cos(\theta)$: *Corriente AC conducida en el diodo del semiconductor* [A].
- R_T : Ángulo de desfase.
- $t_{periodo}$: Tiempo del periodo de onda.

Anexo D. Código minimización THD, para inversor MMSI y graficas necesarias

```

%%%% Optimización de ángulos y THD (v e i) ===
clear; close all; clc;

%% Dependencias externas
rehash;
assert(~isempty(which('thdAS4')), 'No se encuentra la función thdAS4 en el
path. ');
assert(~isempty(which('nonlconthdAS4')), 'No se encuentra la función nonlconthdAS4 en el
path. ');

%% Parámetros globales y malla
global Vdc1 Vdc2 m
Vdc1 = 1; % usar 100 para valores absolutos
Vdc2 = 0.3284; % usar 32.84 para valores absolutos

a = 0.10:0.01:1.00; n = numel(a);

% Carga RL (para THD_i analítico)
R = 5;
L = 10e-3;
f0 = 50;
w0 = 2*pi*f0;

%% Contenedores
a1 = zeros(1,n); a2 = zeros(1,n); a3 = zeros(1,n);
a1rad = zeros(1,n); a2rad = zeros(1,n); a3rad = zeros(1,n);
THD_v = zeros(1,n); % THD_v analítico (fase)
THD_i = zeros(1,n); % THD_i analítico (fase, RL)
V1_1 = zeros(1,n); % fundamental pico celda 1
V2_1 = zeros(1,n); % fundamental pico celda 2

%% Optimización de ángulos (minimiza THD_v de fase)
options = optimset('Algorithm','interior-point');
A = [-1,0,0; 1,-1,0; 0,1,-1; 0,0,1];
b = [0;0;0;pi/2];
Aeq = []; Beq = [];
lb = [0,0,0];
ub = [pi/2, pi/2, pi/2];

H_MAX = 51; % armónico máximo para THD_i analítico

for k = 1:n
    m = a(k); %#ok<NASGU>

    if (a(k)>=0.9), x0=[10;30;58]*(pi/180);
    elseif (a(k)>=0.8), x0=[10;34;71]*(pi/180);
    elseif (a(k)>=0.7), x0=[12;37;85]*(pi/180);
    elseif (a(k)>=0.6), x0=[14;49;90]*(pi/180);
    elseif (a(k)>=0.5), x0=[18;64;90]*(pi/180);
    elseif (a(k)>=0.4), x0=[19;78;90]*(pi/180);
    elseif (a(k)>=0.3), x0=[26;79;90]*(pi/180);

```

```

elseif (a(k)>=0.2), x0=[50;90;90]*(pi/180);
else,              x0=[65;90;90]*(pi/180);
end

[x,fval] = fmincon(@thdAS4, x0, A, b, Aeq, Beq, lb, ub, @nonlconthdAS4, options);

a1(k) = x(1)*180/pi;  a1rad(k) = x(1);
a2(k) = x(2)*180/pi;  a2rad(k) = x(2);
a3(k) = x(3)*180/pi;  a3rad(k) = x(3);

THD_v(k) = fval;

V1_1(k) = (4/pi) * Vdc1 * cos(x(2));
V2_1(k) = (4/pi) * Vdc2 * ( cos(x(1)) - 2*cos(x(2)) + cos(x(3)) );

THD_i(k) = thd_i_analytic(a1rad(k), a2rad(k), a3rad(k), Vdc1, Vdc2, R, L, w0,
H_MAX);
end

%% V_AB solo para m = 1.00 (síntesis temporal mínima para visualización)
j1 = find(abs(a - 1.00) < 1e-12, 1, 'last');
assert(~isempty(j1), 'No se encontró m = 1.00 en el vector a.');
```

T = 1/f0;

Ns = 512; % muestras por ciclo

t = linspace(0, T, Ns+1); t = t(1:end-1);

refa = sin(2*pi*f0*t);

refb = sin(2*pi*f0*t - 2*pi/3);

a11 = a1(j1); a22 = a2(j1); a33 = a3(j1);

v1a = zeros(size(t)); v2a = v1a; v1b = v1a; v2b = v1a;

```

for i = 1:numel(t)
    if (refa(i) > sind(a22)), v1a(i) = Vdc1; elseif (refa(i) < -sind(a22)), v1a(i) = -
Vdc1; end
    if (refa(i) > sind(a11) && refa(i) < sind(a22)), v2a(i) = Vdc2;
    elseif (refa(i) >= sind(a22) && refa(i) < sind(a33)), v2a(i) = -Vdc2;
    elseif (-sind(a11) > refa(i) && -sind(a22) < refa(i)), v2a(i) = -Vdc2;
    elseif (-sind(a22) > refa(i) && -sind(a33) < refa(i)), v2a(i) = Vdc2; end

    if (refb(i) > sind(a22)), v1b(i) = Vdc1; elseif (refb(i) < -sind(a22)), v1b(i) = -
Vdc1; end
    if (refb(i) > sind(a11) && refb(i) < sind(a22)), v2b(i) = Vdc2;
    elseif (refb(i) >= sind(a22) && refb(i) < sind(a33)), v2b(i) = -Vdc2;
    elseif (-sind(a11) > refb(i) && -sind(a22) < refb(i)), v2b(i) = -Vdc2;
    elseif (-sind(a22) > refb(i) && -sind(a33) < refb(i)), v2b(i) = Vdc2; end
end

vab_m1 = (v1a + v2a) - (v1b + v2b);

%% Gráficas
figure; plot(t, vab_m1, 'LineWidth', 3); grid on;
legend('\fontname{times} \fontsize{14} \itV_{AB}(m=1.00)');
xlabel('\fontname{times} \fontsize{14} Tiempo [s]');
ylabel('\fontname{times} \fontsize{12} V_{AB} [p.u.]');
title('\fontname{times} \fontsize{14} V_{AB} para m = 1.00');
```



```

figure; plot(a, 100*THD_v, 'LineWidth', 2.2); grid on;
legend('THD_{v} analítico','Location','best');
xlabel('m'); ylabel('%');
title('THD de voltaje (fase a) - analítico');

figure; plot(a, THD_i, 'LineWidth', 2.2); grid on;
legend('THD_{i} analítico','Location','best');
xlabel('m'); ylabel('%');
title('THD de corriente (fase a) - analítico');

figure; plot(a, V1_1/sqrt(2), 'r', a, V2_1/sqrt(2), 'b', 'LineWidth', 2.2); grid on;
legend('v_{dc1o,1,rms}', 'v_{dc2o,1,rms}','Location','northwest');
xlabel('m'); ylabel('[V_{rms}]');
title('Fundamental RMS por celda (h=1)');

%% Función local
function thd_pct = thd_i_analytic(a1, a2, a3, Vdc1, Vdc2, R, L, w0, Hmax)
    V1 = (4/pi) * ( Vdc1*cos(a2) + Vdc2*(cos(a1) - 2*cos(a2) + cos(a3)) );
    Z1 = sqrt(R^2 + (w0*L)^2);
    I1 = V1 / Z1;
    if I1 < eps, thd_pct = NaN; return; end
    harm_sq = 0;
    for h = 3:2:Hmax
        Vh = (4/(pi*h)) * ( Vdc1*cos(h*a2) + Vdc2*(cos(h*a1) - 2*cos(h*a2) + cos(h*a3))
    );
        Zh = sqrt(R^2 + (h*w0*L)^2);
        Ih = Vh / Zh;
        harm_sq = harm_sq + Ih^2;
    end
    thd_pct = 100 * sqrt(harm_sq) / I1;
end

```

Anexo D. Código THD inversor MSI tradicional

Para el THD tanto de voltaje y corriente vs m:

```
% Cargar datos PSIM desde el archivo
data = readmatrix('data_thd_corriente_msi.txt'); %%data_thd_voltaje_msi.txt

% Separar columnas
m = data(:, 1);          % Índice de modulación
THD_I = data(:, 2);      % THD de corriente (en decimal)

% Ordenar datos de menor a mayor en el eje x (m)
[m_sorted, idx] = sort(m);
THD_sorted = THD_I(idx);

% Convertir THD a porcentaje
THD_pct = THD_sorted * 100;

% Graficar
figure;
plot(m_sorted, THD_pct, '-', 'LineWidth', 1.5);
grid on;
xlabel('\fontname{times} \fontsize{14} \it índice de modulación m')
ylabel('\fontname{times} \fontsize{14} %')
legend('\fontname{times} \fontsize{14} \itTHD i_{aL}')
xlim([0.10 1.00]);

% Graficar
figure;
plot(m_sorted, THD_pct, '-', 'LineWidth', 1.5);
grid on;
xlabel('\fontname{times} \fontsize{14} \it índice de modulación m')
ylabel('\fontname{times} \fontsize{14} %')
legend('\fontname{times} \fontsize{14} \itTHD V_{AB}')
xlim([0.10 1.00]);
```